دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب VLSI for Artificial Intelligence and Neural Networks
دانلود کتاب VLSI برای هوش مصنوعی و شبکه های عصبی
مشخصات کتاب
VLSI for Artificial Intelligence and Neural Networks
ویرایش: 1 نویسندگان: Jean-Luc Bechennec, Christophe Chanussot, Vincent Neri, Daniel Etiemble (auth.), José G. Delgado-Frias, William R. Moore (eds.) سری: ISBN (شابک) : 9781461366713, 9781461537526 ناشر: Springer US سال نشر: 1991 تعداد صفحات: 410 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 31 مگابایت
قیمت کتاب (تومان) : 38,000
کلمات کلیدی مربوط به کتاب VLSI برای هوش مصنوعی و شبکه های عصبی: سیستم های کامپیوتری سازمان و شبکه های ارتباطی، مهندسی برق، پیچیدگی
در صورت تبدیل فایل کتاب VLSI for Artificial Intelligence and Neural Networks به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب VLSI برای هوش مصنوعی و شبکه های عصبی نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب VLSI برای هوش مصنوعی و شبکه های عصبی
این کتاب گزیده ای ویرایش شده از مقالات ارائه شده در کارگاه بین المللی VLSI برای هوش مصنوعی و شبکه های عصبی است که در دانشگاه آکسفورد در سپتامبر 1990 برگزار شد. ما از همه مشارکت کنندگان و به ویژه کمیته برنامه تشکر می کنیم. برای تمام زحماتشان همچنین از ACM-SIGARCH، IEEE Computer Society، و lEE برای اطلاع رسانی رویداد و دانشگاه آکسفورد و SUNY-Binghamton برای حمایت فعالشان تشکر می کنیم. ما به ویژه از آنا موریس، مورین دوهرتی و لورا دافی برای مقابله با مشکلات اداری سپاسگزاریم. Jose Delgado-Frias Will Moore آوریل 1991 vii مقدمه هوش مصنوعی و الگوریتم های شبکه عصبی/محاسبات از نظر پیچیدگی و همچنین در تعداد برنامه ها افزایش یافته است. این در مجموع نیاز فوق العاده ای به قدرت محاسباتی بزرگتر نسبت به پردازشگرهای اسکالر معمولی که به سمت دستکاری های عددی و داده ای جهت گیری می کنند، ایجاد کرده است. با توجه به الزامات هوش مصنوعی (دستکاری نمادین، نمایش دانش، محاسبات غیر قطعی و تخصیص منابع پویا) و رویکرد محاسباتی شبکه عصبی (غیر برنامه‌نویسی و یادگیری)، مجموعه‌ای از محدودیت‌ها و تقاضاها بر روی معماری‌های کامپیوتری برای این موارد تحمیل شده است. برنامه های کاربردی.
توضیحاتی درمورد کتاب به خارجی
This book is an edited selection of the papers presented at the International Workshop on VLSI for Artifidal Intelligence and Neural Networks which was held at the University of Oxford in September 1990. Our thanks go to all the contributors and especially to the programme committee for all their hard work. Thanks are also due to the ACM-SIGARCH, the IEEE Computer Society, and the lEE for publicizing the event and to the University of Oxford and SUNY-Binghamton for their active support. We are particularly grateful to Anna Morris, Maureen Doherty and Laura Duffy for coping with the administrative problems. Jose Delgado-Frias Will Moore April 1991 vii PROLOGUE Artificial intelligence and neural network algorithms/computing have increased in complexity as well as in the number of applications. This in tum has posed a tremendous need for a larger computational power than can be provided by conventional scalar processors which are oriented towards numeric and data manipulations. Due to the artificial intelligence requirements (symbolic manipulation, knowledge representation, non-deterministic computations and dynamic resource allocation) and neural network computing approach (non-programming and learning), a different set of constraints and demands are imposed on the computer architectures for these applications.
فهرست مطالب
Front Matter....Pages i-xiii
VLSI Design of a 3-D Highly Parallel Message-Passing Architecture....Pages 1-10
Architectural Design of the Rewrite Rule Machine Ensemble....Pages 11-22
A Dataflow Architecture for AI....Pages 23-32
Incremental Garbage Collection Scheme in KL1 and Its Architectural Support of PIM....Pages 33-45
COLIBRI: A Coprocessor for LISP based on RISC....Pages 47-56
A CAM Based Architecture for Production System Matching....Pages 57-66
SIMD Parallelism for Symbol Mapping....Pages 67-78
Logic Flow in Active Data....Pages 79-91
Parallel Analogue Computation for Real-Time Path Planning....Pages 93-99
An Extended Prolog Instruction Set for RISC Processors....Pages 101-108
A VLSI Engine for Structured Logic Programming....Pages 109-119
Performance Evaluation of a VLSI Associative Unifier in a WAM Based Environment....Pages 121-131
A Parallel Incremental Architecture for Prolog Program Execution....Pages 133-142
An Architectural Characterization of Prolog Execution....Pages 143-152
A Prolog Abstract Machine for Content-Addressable Memory....Pages 153-164
A Multi-Transputer Architecture for a Parallel Logic Machine....Pages 165-174
Computational Capabilities of Biologically-Realistic Analog Processing Elements....Pages 175-184
Analog VLSI Models of Mean Field Networks....Pages 185-194
An Analogue Neuron Suitable for a Data Frame Architecture....Pages 195-204
Fully Cascadable Analogue Synapses Using Distributed Feedback....Pages 205-213
Results from Pulse-Stream VLSI Neural Network Devices....Pages 215-224
Working Analogue Pulse-Firing Neural Network Chips....Pages 225-233
Pulse-Firing VLSI Neural Circuits for Fast Image Pattern Recognition....Pages 235-244
An Analog Circuit with Digital I/O for Synchronous Boltzmann Machines....Pages 245-254
The VLSI Implementation of the ∑ Architecture....Pages 255-263
A Cascadable VLSI Architecture for the Realization of Large Binary Associative Networks....Pages 265-274
Digital VLSI Implementations of an Associative Memory Based on Neural Networks....Pages 275-284
Probabilistic Bit Stream Neural Chip: Implementation....Pages 285-294
Binary Neural Network with Delayed Synapses....Pages 295-304
Syntactic Neural Networks in VLSI....Pages 305-314
A New Architectural Approach to Flexible Digital Neural Network Chip Systems....Pages 315-324
A VLSI Implementation of a Generic Systolic Synaptic Building Block for Neural Networks....Pages 325-334
A Learning Circuit That Operates by Discrete Means....Pages 335-343
A Compact and Fast Silicon Implementation for Layered Neural Nets....Pages 345-355
A Highly Parallel Digital Architecture for Neural Network Emulation....Pages 357-366
A Delay-Insensitive Neural Network Engine....Pages 367-376
A VLSI Implementation of Multi-Layered Neural Networks: 2-Performance....Pages 377-386
Efficient Implementation of Massive Neural Networks....Pages 387-397
Implementing Neural Networks with the Associative String Processor....Pages 399-408
Back Matter....Pages 409-412
