دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب VLSI-Entwurf eines RISC-Prozessors: Eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL
دانلود کتاب طراحی VLSI یک پردازنده RISC: مقدمه ای بر طراحی تراشه های بزرگ و زبان توصیف سخت افزار VERILOG HDL
مشخصات کتاب
VLSI-Entwurf eines RISC-Prozessors: Eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL
ویرایش: 1
نویسندگان: Ulrich Golze (auth.)
سری: Lehrbuch Informatik
ISBN (شابک) : 9783322890108, 9783322890092
ناشر: Vieweg+Teubner Verlag
سال نشر: 1995
تعداد صفحات: 459
زبان: German
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 13 مگابایت
قیمت کتاب (تومان) : 42,000
کلمات کلیدی مربوط به کتاب طراحی VLSI یک پردازنده RISC: مقدمه ای بر طراحی تراشه های بزرگ و زبان توصیف سخت افزار VERILOG HDL: مهندسی، عمومی
در صورت تبدیل فایل کتاب VLSI-Entwurf eines RISC-Prozessors: Eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی VLSI یک پردازنده RISC: مقدمه ای بر طراحی تراشه های بزرگ و زبان توصیف سخت افزار VERILOG HDL نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی VLSI یک پردازنده RISC: مقدمه ای بر طراحی تراشه های بزرگ و زبان توصیف سخت افزار VERILOG HDL
پروفسور دکتر اولریش گلزه استاد طراحی مدارهای مجتمع در TU Braunschweig است.
توضیحاتی درمورد کتاب به خارجی
Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.
فهرست مطالب
Front Matter....Pages i-xxii
Einleitung....Pages 1-10
Der Entwurf von VLSI-Schaltungen....Pages 11-30
RISC-Architekturen....Pages 31-48
Kurze Einführung in VERILOG....Pages 49-58
Externe Spezifikation des Verhaltens....Pages 59-88
Interne Spezifikation der Grobstruktur....Pages 89-138
Die Pipeline des Grobstrukturmodells....Pages 139-198
Synthese des Gattermodells....Pages 199-245
Test, Testbarkeit, Testautomat und Testboard....Pages 247-300
Zusammenfassung und Ausblick....Pages 301-314
Front Matter....Pages 315-316
Die Hardware-Beschreibungssprache VERILOG....Pages 317-422
Back Matter....Pages 423-438
