VLSI Design of Neural Networks

دوران اولیه طراحی سخت افزار شبکه عصبی (از سال 1985 شروع شد) عمدتاً مبتنی بر فناوری بود. طراحان تقریباً منحصراً از مفاهیم پردازش سیگنال آنالوگ برای حالت فراخوان استفاده کردند. تصور می‌شد که یادگیری مشکلی ایجاد نمی‌کند زیرا تعداد سیناپس‌های قابل پیاده‌سازی هنوز آنقدر کم بود که تعیین وزن‌ها و آستانه‌ها را می‌توان به رایانه‌های معمولی واگذار کرد. در عوض، طراحان سعی کردند مستقیماً موازی عصبی را در سخت افزار ترسیم کنند. مفاهیم معماری بر این اساس ساده بودند و به اصطلاح مشکل اتصال را ایجاد کردند که به نوبه خود باعث شد بسیاری از مهندسان معتقد باشند که تنها با اجرای نوری به روش مناسب قابل حل است. علاوه بر این، تحمل خطا ذاتی و دقت محاسبات محدود شبکه‌های عصبی این ادعا را توجیه می‌کند که تلاش کمی برای طراحی دقیق انجام می‌شود، اما بیشترین تلاش بر روی مسائل فناوری انجام می‌شود. در نتیجه، تقریباً غیرممکن بود که بتوان پیش‌بینی کرد که آیا یک شبکه عصبی الکترونیکی به روشی که شبیه‌سازی شده عمل می‌کند یا خیر. این امر استفاده از اولین تراشه‌های عصبی را برای آزمایش‌های بیشتر محدود می‌کرد، ناگفته نماند که برنامه‌های کاربردی در دنیای واقعی به سیناپس‌های بسیار بیشتری نیاز داشتند که در آن زمان می‌توانستند روی یک تراشه واحد پیاده‌سازی شوند. در همین حال، مسائل به بلوغ رسیده است. مشخص شده است که تعریف مجزا از تلاش برای ضرب آنالوگ، برای مثال، از طرف طراح تراشه به همان اندازه نامناسب خواهد بود که تعیین وزن‌ها با شبیه‌سازی، بدون اجازه دادن به دقت محاسباتی که می‌توان به آن دست یافت. کاربر.

The early era of neural network hardware design (starting at 1985) was mainly technology driven. Designers used almost exclusively analog signal processing concepts for the recall mode. Learning was deemed not to cause a problem because the number of implementable synapses was still so low that the determination of weights and thresholds could be left to conventional computers. Instead, designers tried to directly map neural parallelity into hardware. The architectural concepts were accordingly simple and produced the so­ called interconnection problem which, in turn, made many engineers believe it could be solved by optical implementation in adequate fashion only. Furthermore, the inherent fault-tolerance and limited computation accuracy of neural networks were claimed to justify that little effort is to be spend on careful design, but most effort be put on technology issues. As a result, it was almost impossible to predict whether an electronic neural network would function in the way it was simulated to do. This limited the use of the first neuro-chips for further experimentation, not to mention that real-world applications called for much more synapses than could be implemented on a single chip at that time. Meanwhile matters have matured. It is recognized that isolated definition of the effort of analog multiplication, for instance, would be just as inappropriate on the part ofthe chip designer as determination of the weights by simulation, without allowing for the computing accuracy that can be achieved, on the part of the user.