دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them
دانلود کتاب Verilog and SystemVerilog Gotchas: 101 خطای رمزگذاری رایج و نحوه جلوگیری از آنها
مشخصات کتاب
Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them
ویرایش: [1 ed.]
نویسندگان: Stuart Sutherland. Don Mills
سری:
ISBN (شابک) : 0387717145, 9780387717142
ناشر: Springer
سال نشر: 2007
تعداد صفحات: 230
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 7 Mb
قیمت کتاب (تومان) : 52,000
در صورت تبدیل فایل کتاب Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب Verilog and SystemVerilog Gotchas: 101 خطای رمزگذاری رایج و نحوه جلوگیری از آنها نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب Verilog and SystemVerilog Gotchas: 101 خطای رمزگذاری رایج و نحوه جلوگیری از آنها
Verilog ممکن است برای مبتدی \"ساده\" به نظر برسد زیرا زبانی با تایپ ضعیف است و نحو آن تا حدودی شبیه زبان C است. در واقعیت، Verilog واقعاً یک زبان پیچیده است و بسیاری از جزئیات و ویژگی های پیچیده در زبان مدفون شده است. استاندارد (به عنوان مثال، LRM، راهنمای مرجع زبان). گاهی اوقات این جزئیات غیر شهودی هستند و باعث رفتارهای غیرمنتظره می شوند (به عنوان مثال، عبارات \"(a+b)>>1\" و \"(0+a+b)>>>1\" احتمالاً نتایج متفاوتی را نشان می دهند. ). این کتاب به طور سیستماتیک این مشکلات را فهرست کرده و مورد بحث قرار می دهد، دستورالعمل هایی برای جلوگیری از این تله ها ارائه می دهد، و به شما کمک می کند تا کدهای Verilog قابل اعتماد و قوی ایجاد کنید. این می تواند شما را در بسیاری از ساعات رفع اشکال در جاده صرفه جویی کند. اگرچه این کتاب تا حدودی گران است، اما یک مرجع ارزشمند برای توسعه دهندگان جدی Verilog است. نسخه ساده شده این کتاب به عنوان مقاله کنفرانس ظاهر می شود. می‌توانید در وب جستجو کنید و نگاهی بیندازید و تصمیم بگیرید که آیا به آن نیاز دارید یا خیر.
توضیحاتی درمورد کتاب به خارجی
Verilog may appear to be "simple" for beginner because it is a loosely-typed language and its syntax is somewhat to that of C. In reality, Verilog is really a complex language and many intricate details and features are buried in the language standard (i.e., LRM, Language Reference Manual). Sometimes these details are counter-intuitive and cause unexpected behaviors (for example, the expressions "(a+b)>>1" and "(0+a+b)>>1" are likely to return different results). This book systematically lists and discusses these gotchas, provides guidelines to avoid these traps, and helps you to develop reliable and robust Verilog codes. It can save you many, many debugging hours down the road. Though somewhat expensive, this book is a valuable reference for serious Verilog developers. A simplified version of this book appears as a conference paper. You can search the web and take a look and decide whether it fits you need.
