دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
دسته بندی: برنامه نویسی: کامپایلرها ویرایش: 1 نویسندگان: Per Stenström, David Whalley (auth.), Per Stenström (eds.) سری: Lecture Notes in Computer Science 5470 : Transactions on High-Performance Embedded Architectures and Compilers ISBN (شابک) : 3642009034, 9783642009037 ناشر: Springer-Verlag Berlin Heidelberg سال نشر: 2009 تعداد صفحات: 335 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 6 مگابایت
کلمات کلیدی مربوط به کتاب معاملات مربوط به معماری های جاسازی شده با کارایی بالا و کامپایلرهای II: ساختارهای محاسباتی و منطقی، معماری پردازنده، ورودی/خروجی و ارتباطات داده، طراحی منطقی، شبکه های ارتباطی کامپیوتری، زبان های برنامه نویسی، کامپایلرها، مترجمان
در صورت تبدیل فایل کتاب Transactions on High-Performance Embedded Architectures and Compilers II به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب معاملات مربوط به معماری های جاسازی شده با کارایی بالا و کامپایلرهای II نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
Transactions on HiPEAC با هدف انتشار به موقع مشارکتهای تحقیقاتی در معماری رایانه و روشهای جمعآوری برای سیستمهای رایانهای جاسازی شده با کارایی بالا است. این مجله با شناخت همگرایی سیستمهای رایانهای تعبیهشده و همه منظوره، تحقیقات اصلی را در مورد سیستمهایی که برای وظایف محاسباتی خاص و همچنین سیستمهایی با پایگاههای کاربردی گسترده هدف قرار گرفتهاند منتشر میکند. بنابراین، دامنه این مجله تمام جنبههای معماری کامپیوتر، تولید کد و روشهای بهینهسازی کامپایلر مورد علاقه محققان و متخصصان طراحی سیستمهای تعبیهشده آینده را پوشش میدهد.
این شماره دوم شامل 15 مقاله است که به دقت بررسی شده و از بین 31 مقاله انتخاب شده است. ارسال شده و به دو بخش تقسیم می شود. بخش اول شامل نسخه های توسعه یافته پنج مقاله برتر از دومین کنفرانس بین المللی معماری های جاسازی شده با کارایی بالا و کامپایلرها (HiPEAC 2007) است که در گنت، بلژیک، در ژانویه 2007 برگزار شد. بخش دوم شامل ده مقاله است که موضوعاتی مانند ریزمعماری را پوشش می دهد. ، سیستم های حافظه، تولید کد و مدل سازی عملکرد.
Transactions on HiPEAC aims at the timely dissemination of research contributions in computer architecture and compilation methods for high-performance embedded computer systems. Recognizing the convergence of embedded and general-purpose computer systems, this journal publishes original research on systems targeted at specific computing tasks as well as systems with broad application bases. The scope of the journal therefore covers all aspects of computer architecture, code generation and compiler optimization methods of interest to researchers and practitioners designing future embedded systems.
This second issue contains 15 papers carefully reviewed and selected out of 31 submissions and is divided into two sections. The first section contains extended versions of the top five papers from the 2nd International Conference on High-Performance Embedded Architectures and Compilers (HiPEAC 2007) held in Ghent, Belgium, in January 2007. The second section consists of ten papers covering topics such as microarchitecture, memory systems, code generation, and performance modeling.
Front Matter....Pages -
Front Matter....Pages 1-1
Introduction....Pages 3-3
Recruiting Decay for Dynamic Power Reduction in Set-Associative Caches....Pages 4-22
Compiler-Assisted Memory Encryption for Embedded Processors....Pages 23-44
Branch Predictor Warmup for Sampled Simulation through Branch History Matching....Pages 45-64
Data Cache Techniques to Save Power and Deliver High Performance in Embedded Systems....Pages 65-84
Combining Edge Vector and Event Counter for Time-Dependent Power Behavior Characterization....Pages 85-104
Front Matter....Pages 105-105
Accurate Instruction Pre-scheduling in Dynamically Scheduled Processors....Pages 107-127
Fetch Gating Control through Speculative Instruction Window Weighting....Pages 128-148
Fast Code Generation for Embedded Processors with Aliased Heterogeneous Registers....Pages 149-172
Linux Kernel Compaction through Cold Code Swapping....Pages 173-200
Complexity Effective Bypass Networks....Pages 201-221
A Context-Parameterized Model for Static Analysis of Execution Times....Pages 222-241
Reexecution and Selective Reuse in Checkpoint Processors....Pages 242-268
Compiler Support for Code Size Reduction Using a Queue-Based Processor....Pages 269-285
Power-Aware Bus Coscheduling for Periodic Realtime Applications Running on Multiprocessor SoC....Pages 286-306
Performance Characterization for the Implementation of Content Addressable Memories Based on Parallel Hashing Memories....Pages 307-325
Back Matter....Pages -