Timing Analysis and Optimization of Sequential Circuits

ویرایش: 1 
نویسندگان: Naresh Maheshwari. Sachin S. Sapatnekar (auth.)  
سری:  
ISBN (شابک) : 9781461375791, 9781461556374 
ناشر: Springer US 
سال نشر: 1999 
تعداد صفحات: 201 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 6 مگابایت 

قیمت کتاب (تومان) : 31,000



سالهای اخیر شاهد پیشرفت های سریعی در سطح پیچیدگی مدارهای VLSI بوده ایم. در بخش عملکرد، نیاز حیاتی به تکنیک‌هایی برای طراحی تراشه‌های سریع و کم مصرف با حداقل مساحت برای سیستم‌های پیچیده‌تر وجود دارد، در حالی که در بخش اقتصادی، فشار بسیار زیاد زمان رسیدن به بازار وجود دارد. این فشارها استفاده از ابزارهای CAD را در طراحی سیستم های پیچیده الزامی کرده است.
تحلیل زمان بندی و بهینه سازی مدارهای ترتیبی الگوریتم های CAD را برای تجزیه و تحلیل و بهینه سازی رفتار زمان بندی مدارهای متوالی با اشاره ویژه به پارامترهای عملکرد مانند توان و مساحت توصیف می کند. یک رویکرد واحد برای تجزیه و تحلیل عملکرد و بهینه سازی مدارهای ترتیبی ارائه شده است. وضعیت هنر در تکنیک‌های تحلیل زمان‌بندی و بهینه‌سازی برای مدارهایی با استفاده از عناصر حافظه حساس به سطح یا لبه تشریح شده است. تاکید ویژه بر دو روش است که تکنیک‌های بهینه‌سازی زمان‌بندی متوالی واقعی هستند: زمان‌بندی مجدد و بهینه‌سازی انحراف ساعت.
تحلیل زمان بندی و بهینه سازی مدارهای متوالی موضوعات زیر را پوشش می دهد:

• الگوریتم هایی برای تحلیل زمان بندی متوالی
• الگوریتم های سریع برای بهینه سازی انحراف ساعت و کاربردهای آنها
• تکنیک های کارآمد برای زمان بندی مجدد مدارهای متوالی بزرگ
• جفت شدن بهینه سازی های متوالی و ترکیبی.

تحلیل زمان بندی و بهینه سازی مدارهای متوالی برای دانشجویان تحصیلات تکمیلی، محققان و متخصصان در حوزه CAD برای طراحی مدار VLSI و VLSI نوشته شده است.

Recent years have seen rapid strides in the level of sophistication of VLSI circuits. On the performance front, there is a vital need for techniques to design fast, low-power chips with minimum area for increasingly complex systems, while on the economic side there is the vastly increased pressure of time-to-market. These pressures have made the use of CAD tools mandatory in designing complex systems.
Timing Analysis and Optimization of Sequential Circuits describes CAD algorithms for analyzing and optimizing the timing behavior of sequential circuits with special reference to performance parameters such as power and area. A unified approach to performance analysis and optimization of sequential circuits is presented. The state of the art in timing analysis and optimization techniques is described for circuits using edge-triggered or level-sensitive memory elements. Specific emphasis is placed on two methods that are true sequential timing optimizations techniques: retiming and clock skew optimization.
Timing Analysis and Optimization of Sequential Circuits covers the following topics:

• Algorithms for sequential timing analysis
• Fast algorithms for clock skew optimization and their applications
• Efficient techniques for retiming large sequential circuits
• Coupling sequential and combinational optimizations.

Timing Analysis and Optimization of Sequential Circuits is written for graduate students, researchers and professionals in the area of CAD for VLSI and VLSI circuit design.

Front Matter....Pages i-xv
Introduction....Pages 1-5
Timing Analysis of Sequential Circuits....Pages 7-31
Clock Skew Optimization....Pages 33-64
The Basics of Retiming....Pages 65-98
Minarea Retiming....Pages 99-122
Retiming Control Logic....Pages 123-146
Miscellaneous Issues in Retiming....Pages 147-168
Conclusion....Pages 169-170
Back Matter....Pages 171-190