دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1
نویسندگان: Santanu Chattopadhyay
سری: CRC focus
ISBN (شابک) : 9780815378822, 9781351227766
ناشر: CRC Press
سال نشر: 2018
تعداد صفحات: 139
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 5 مگابایت
کلمات کلیدی مربوط به کتاب تست آگاهی حرارتی از مدارها و سیستم های VLSI دیجیتال: مدارهای مجتمع -- ادغام در مقیاس بسیار بزرگ -- آزمایش., مدارهای مجتمع دیجیتال -- آزمایش., مدارهای مجتمع -- ادغام در مقیاس بسیار بزرگ -- خواص حرارتی., اندازه گیری دما., فن آوری و مهندسی / مکانیک.
در صورت تبدیل فایل کتاب Thermal-Aware Testing of Digital VLSI Circuits and Systems به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب تست آگاهی حرارتی از مدارها و سیستم های VLSI دیجیتال نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
هدف این کتاب برجسته کردن فعالیتهای تحقیقاتی در حوزه آزمایشهای گرمایی است. تست حرارتی می تواند هم در سطح مدار و هم در سطح سیستم به کار گرفته شود. این کتاب برای محققانی که بر روی طراحی مبتنی بر قدرت و حرارت و آزمایش تراشه های دیجیتال VLSI کار می کنند مناسب است.
This book aims to highlight the research activities in the domain of thermal-aware testing. Thermal-aware testing can be employed both at circuit level and at system level. This book will be suitable for researchers working on power- and thermal-aware design and the testing of digital VLSI chips.
Content: ContentsDedicationAcknowledgementList of AbbreviationsPrefaceChapter 1: VLSI Testing - An IntroductionTesting in VLSI Design ProcessFault ModelsTest GenerationDesign For TestabilityPower Dissipation During TestEffects of High TemperatureThermal ModelSummaryReferencesChapter 2: Circuit Level Testing2.1 Introduction2.2 Test Vector Reordering2.3 Don\'t Care Filling2.4 Scan Cell Optimization2.5 Built-In Self Test2.6 SummaryReferencesChapter 3: Test Data Compression3.1 Introduction3.2 Dictionary Based Test Data Compression3.3 Dictionary Construction Using Clique Partitioning3.4 Peak Temperature and Compression Tradeoff3.5 Temperature Reduction Without Sacrificing Compression3.6 SummaryReferencesChapter 4: System-on-Chip Testing4.1 Introduction4.2 SoC Test Problem4.3 Superposition Principle Based Thermal Model4.4 Test Scheduling Strategy4.5 Experimental Results4.6 SummaryReferences Chapter 5: Network-on-Chip Testing5.1 Introduction5.2 Problem Statement5.3 Testtime Of NoC5.4 Peak Temperature Of NoC5.5 PSO Formulation For Preemptive Test Scheduling5.6 Augmentation To The Basic PSO5.7 Overall Algorithm5.8 Experimental Results5.9 SummaryReferencesIndex