ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب The Verillog® Hardware Description Language

دانلود کتاب زبان توصیف سخت افزار Verilog®

The Verillog® Hardware Description Language

مشخصات کتاب

The Verillog® Hardware Description Language

ویرایش: 5 
نویسندگان: ,   
سری:  
ISBN (شابک) : 9781402070891, 9780306476662 
ناشر: Springer US 
سال نشر: 2002 
تعداد صفحات: 394 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 8 مگابایت 

قیمت کتاب (تومان) : 46,000



کلمات کلیدی مربوط به کتاب زبان توصیف سخت افزار Verilog®: مدارها و سیستم ها، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، الکترونیک و میکروالکترونیک، ابزار دقیق، مهندسی الکترونیک و کامپیوتر



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 12


در صورت تبدیل فایل کتاب The Verillog® Hardware Description Language به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب زبان توصیف سخت افزار Verilog® نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب زبان توصیف سخت افزار Verilog®



xv از قدیم تا جدید xvii Acknowledgments xxi 1 Verilog – مقدمه آموزشی 1 شروع به کار 2 توضیحات ساختاری 2 شبیه سازی درایور باینریToESeg 4 ایجاد پورت ها برای ماژول 7 ایجاد یک تست برای ماژول 8 11 مدل سازی رفتاری ترکیبی مدل‌های رویه‌ای مدارها 12 قانون برای سنتز مدارهای ترکیبی 13 14 مدل‌سازی رویه مدارهای متوالی ساعت‌دار مدل‌سازی ماشین‌های حالت محدود 15 قانون برای سنتز سیستم‌های متوالی 18 تخصیص غیرمسدود (\"


توضیحاتی درمورد کتاب به خارجی

xv From the Old to the New xvii Acknowledgments xxi 1 Verilog – A Tutorial Introduction 1 Getting Started 2 A Structural Description 2 Simulating the binaryToESeg Driver 4 Creating Ports For the Module 7 Creating a Testbench For a Module 8 11 Behavioral Modeling of Combinational Circuits Procedural Models 12 Rules for Synthesizing Combinational Circuits 13 14 Procedural Modeling of Clocked Sequential Circuits Modeling Finite State Machines 15 Rules for Synthesizing Sequential Systems 18 Non-Blocking Assignment ("



فهرست مطالب

Cover......Page 1
Contents......Page 8
Preface......Page 16
1Verilog A Tutorial Introduction......Page 24
2 Logic Synthesis......Page 58
3 Behavioral Modeling......Page 96
4 Concurrent Processes......Page 132
5 Module Hierarchy......Page 166
6 Logic Level Modeling......Page 180
7 Cycle-Accurate Specification......Page 218
8 Advanced Timing......Page 234
9User-Defined Primitives......Page 262
10 Switch Level Modeling......Page 274
11 Projects......Page 306
A Tutorial Questions and Discussion......Page 316
B Lexical Conventions......Page 332
C Verilog Operators......Page 338
DVerilog Gate Types......Page 346
E Registers, Memories, Integers, and Time......Page 352
F System Tasks and Functions......Page 356
Index......Page 396




نظرات کاربران