دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Niraj K. Jha, Sandip Kundu (auth.) سری: The Kluwer International Series in Engineering and Computer Science 88 ISBN (شابک) : 9781461288183, 9781461315254 ناشر: Springer US سال نشر: 1990 تعداد صفحات: 238 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 6 مگابایت
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
در صورت تبدیل فایل کتاب Testing and Reliable Design of CMOS Circuits به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب آزمایش و طراحی مطمئن مدارهای CMOS نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
در چند سال اخیر فناوری CMOS برای تحقق مدارهای مجتمع در مقیاس بسیار بزرگ (VLSI) به طور فزاینده ای غالب شده است. محبوبیت این فناوری به دلیل چگالی بالا و نیاز برق کم آن است. توانایی تحقق مدارهای بسیار پیچیده روی یک تراشه، انقلابی را در دنیای الکترونیک و کامپیوتر به وجود آورده است. با این حال، پیشرفت های سریع در این زمینه مشکلات جدید بسیاری را در زمینه آزمایش ایجاد می کند. آزمایش به یک فرآیند بسیار زمان بر تبدیل شده است. به منظور کاهش بار آزمایش، طرحهای زیادی برای طراحی مدار برای آزمایشپذیری بهبودیافته ارائه شده است. این طراحی برای تکنیک های آزمایش پذیری توجه تولیدکنندگان تراشه را به خود جلب کرده است. این روند به سمت تأکید بیشتر بر این تکنیک ها است. یکی دیگر از محصولات جانبی افزایش پیچیدگی تراشه ها، حساسیت بالاتر آنها به خطا است. برای رسیدگی به این مشکل، ما نیاز به ساخت سیستم های مقاوم در برابر خطا داریم. حوزه محاسبات تحمل پذیر خطا به طور پیوسته اهمیت پیدا کرده است. امروزه بسیاری از دانشگاهها دورههایی را در زمینههای تست سیستم دیجیتال و محاسبات تحملپذیر خطا ارائه میدهند. با توجه به اهمیت فناوری CMOS، بخش قابل توجهی از این دوره ها ممکن است به تست CMOS اختصاص یابد. این کتاب به عنوان یک متن مرجع برای این گونه دروس ارائه شده در سطح ارشد یا کارشناسی ارشد نوشته شده است. آشنایی با طراحی منطق و تئوری سوئیچینگ فرض شده است. این کتاب همچنین باید برای متخصصانی که در صنعت نیمه هادی کار می کنند مفید باشد.
In the last few years CMOS technology has become increas ingly dominant for realizing Very Large Scale Integrated (VLSI) circuits. The popularity of this technology is due to its high den sity and low power requirement. The ability to realize very com plex circuits on a single chip has brought about a revolution in the world of electronics and computers. However, the rapid advance ments in this area pose many new problems in the area of testing. Testing has become a very time-consuming process. In order to ease the burden of testing, many schemes for designing the circuit for improved testability have been presented. These design for testability techniques have begun to catch the attention of chip manufacturers. The trend is towards placing increased emphasis on these techniques. Another byproduct of the increase in the complexity of chips is their higher susceptibility to faults. In order to take care of this problem, we need to build fault-tolerant systems. The area of fault-tolerant computing has steadily gained in importance. Today many universities offer courses in the areas of digital system testing and fault-tolerant computing. Due to the impor tance of CMOS technology, a significant portion of these courses may be devoted to CMOS testing. This book has been written as a reference text for such courses offered at the senior or graduate level. Familiarity with logic design and switching theory is assumed. The book should also prove to be useful to professionals working in the semiconductor industry.
Front Matter....Pages i-xiii
Introduction....Pages 1-30
Test Invalidation....Pages 31-42
Test Generation for Dynamic CMOS Circuits....Pages 43-85
Test Generation for Static CMOS Circuits....Pages 87-130
Design for Robust Testability....Pages 131-175
Self-Checking Circuits....Pages 177-221
Conclusions....Pages 223-225
Back Matter....Pages 227-231