دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Systemverilog for Verification: A Guide to Learning the Testbench Language Features
دانلود کتاب Systemverilog برای تأیید: راهنمای یادگیری ویژگی های زبان Testbench
مشخصات کتاب
Systemverilog for Verification: A Guide to Learning the Testbench Language Features
ویرایش:
نویسندگان: Chris Spear (auth.)
سری:
ISBN (شابک) : 9780387270364, 9780387270388
ناشر: Springer US
سال نشر: 2006
تعداد صفحات: 326
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 1 مگابایت
قیمت کتاب (تومان) : 40,000
کلمات کلیدی مربوط به کتاب Systemverilog برای تأیید: راهنمای یادگیری ویژگی های زبان Testbench: مدارها و سیستم ها، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، سخت افزار کامپیوتر، مهندسی الکترونیک و کامپیوتر
در صورت تبدیل فایل کتاب Systemverilog for Verification: A Guide to Learning the Testbench Language Features به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب Systemverilog برای تأیید: راهنمای یادگیری ویژگی های زبان Testbench نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب Systemverilog برای تأیید: راهنمای یادگیری ویژگی های زبان Testbench
یک متخصص SystemVerilog شوید!
اگر با ابزارهای مناسب شروع کنید، می‌توانید طرح‌های پیچیده را به‌طور کامل و سریع تأیید کنید. این کتاب ساختارهای SystemVerilog را برای تأیید با بیش از 300 مثال به شما می‌آموزد.
تکنیک‌های اثبات‌شده را بیاموزید تا بتوانید تست‌هایی بسازید که به‌طور خودکار محرک‌هایی را برای یافتن آن باگ‌ها ایجاد می‌کنند.
زبان SystemVerilog شامل صدها نمونه است. از ویژگی های جدید این کتاب به شما نشان می‌دهد که چگونه از موارد مهم برای انجام کارتان استفاده کنید. یاد خواهید گرفت که چگونه از تکنیک‌هایی مانند
* رابط‌ها و بلوک‌های ساعت استفاده کنید
* برنامه‌نویسی شی‌گرا
* محرک‌های تصادفی محدود
* پوشش عملکردی
* ادعاهای منطقی
\"SystemVerilog برای تأیید یک کتاب پیش‌نیاز برای هرکسی است که در ایجاد میزهای آزمایش SystemVerilog، به‌صورت مستقل یا در چارچوبی مانند Synopsys VMM، مشارکت دارد. من این اثر را به عنوان یک مرجع طلایی در نظر می‌گیرم زیرا به کاربرد درونی زبان وارد می‌شود و بینش عالی در مورد سبک‌های کدنویسی کاربردی ارائه می‌دهد. این کتاب خلأ لازم را در توضیح، به شیوه‌ای بسیار خواندنی و با مثال‌ها و تصاویر فراوان، پر می‌کند. عناصر کلیدی و کاربردهای زبان برای یک روش تأیید صحت که از آزمایش تصادفی محدود در روش مبتنی بر تراکنش پشتیبانی می‌کند. abv-sva.org/
کریس اسپیر یک مشاور تأیید صحت برای Synopsys است و به شرکت‌های سراسر جهان در مورد روش estbench. او صدها مهندس را در مورد ساختارهای تأیید سیستم Verilog آموزش داده است.
کریس نویسنده بسته پرکاربرد File I/O PLI برای Verilog است.
Testbenches پیچیده‌تر می‌شوند. برای ادامه دادن به این کتاب نیاز دارید!
*** شامل بیش از 300 مثال ***
به‌علاوه پیش‌گفتار فیل موربی، خالق زبان Verilog.
توضیحاتی درمورد کتاب به خارجی
Become a SystemVerilog Expert!
You can verify complex designs thoroughly and quickly if you start with the right tools. This book teaches you the SystemVerilog constructs for verification with over 300 examples.
Learn proven techniques so you can build testbenches that automatically generate stimulus to catch those bugs.
The SystemVerilog language contains hundreds of new features. This book shows you how to use the important ones to get your job done. You will learn how to use techniques such as
* Interfaces and clocking blocks
* Object oriented programming
* Constrained random stimulus
* Functional coverage
* Logical assertions
"SystemVerilog for Verification is a MUST prerequisite book for anyone involved in the creation of SystemVerilog testbenches, as standalone or in a framework like Synopsys VMM. I consider this work as a golden reference as it gets into the inner use of the language and provides excellent insights into practical coding styles. This book fills a needed void in explaining, in a very readable manner and with lots of examples and visuals, the key elements and applications of thelanguage for a verification methodology that supports constrained-random testing in a transaction-based methodology."
Ben Cohen, Author/Consultant/Trainer, abv-sva.org http://abv-sva.org/
Chris Spear is a Verification Consultant for Synopsys, and has advised companies around the world on testbench methodology. He has trained hundreds of engineers on SystemVerilog's verification constructs.
Chris is the author of the widely used File I/O PLI package for Verilog.
Testbenches get more complex. You need this book to keep up!
*** Includes over 300 examples ***
Plus a foreword by Phil Moorby, creator of the Verilog language.
فهرست مطالب
Verification Guidelines....Pages 1-25
Data Types....Pages 27-54
Procedural Statements and Routines....Pages 55-65
Basic OOP....Pages 67-97
Connecting the Testbench and Design....Pages 99-134
Randomization....Pages 135-182
Threads and Interprocess Communication....Pages 183-214
Advanced OOP and Guidelines....Pages 215-240
Functional Coverage....Pages 241-277
Advanced Interfaces....Pages 279-294
نظرات کاربران
کتاب های تصادفی
دانلود کتاب Own the Moment
دانلود کتاب Narcissists Among Us
دانلود کتاب Constructing a New Agenda: Architectural Theory 1993-2009
