دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 2nd
نویسندگان: Chris Spear
سری:
ISBN (شابک) : 0387765298, 9780387765297
ناشر: Springer
سال نشر: 2008
تعداد صفحات: 455
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 2 مگابایت
در صورت تبدیل فایل کتاب SystemVerilog for Verification, Second Edition: A Guide to Learning the Testbench Language Features به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب SystemVerilog برای تأیید، ویرایش دوم: راهنمای یادگیری ویژگی های زبان Testbench نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
ویرایش دوم به روز شده این کتاب اطلاعات کاربردی را برای مهندسین سخت افزار و نرم افزار با استفاده از زبان SystemVerilog برای تأیید طرح های الکترونیکی ارائه می دهد. نویسنده مفاهیم روش شناسی را برای ساختن میزهای آزمایشی که مدولار و قابل استفاده مجدد هستند توضیح می دهد. این کتاب شامل پوشش گسترده ای از ساختارهای SystemVerilog 3.1a مانند کلاس ها، بلوک های برنامه، تصادفی سازی، ادعاها و پوشش عملکردی است. این ویرایش دوم شامل یک فصل جدید است که برنامهها و رابطها و همچنین فصلهایی را با اطلاعات بهروز شده در مورد آزمون هدایتشده و OOP، لایهای و تصادفی تست برای سوئیچ ATM را پوشش میدهد.
The updated second edition of this book provides practical information for hardware and software engineers using the SystemVerilog language to verify electronic designs. The author explains methodology concepts for constructing testbenches that are modular and reusable. The book includes extensive coverage of the SystemVerilog 3.1a constructs such as classes, program blocks, randomization, assertions, and functional coverage. This second edition contains a new chapter that covers programs and interfaces as well as chapters with updated information on directed testbench and OOP, layered, and random testbench for an ATM switch.
Cover......Page 1
System Verilog for Verification: A Guide to Learning the Testbench Language Features, Second Ed......Page 2
Copyright......Page 4
Contents......Page 6
List of Code Samples......Page 11
List of Figures......Page 23
List of Tables......Page 25
Preface......Page 26
Acknowledgments......Page 31
1 Verification Guidelines......Page 33
2 Data Types......Page 57
3 Procedural Statements and Routines......Page 94
4 Connecting the Testbench and Design......Page 109
5 Basic OOP......Page 155
6 Randomization......Page 190
7 Threads and Interprocess Communication......Page 246
8 Advanced OOP and Testbench Guidelines......Page 287
9 Functional Coverage......Page 323
10 Advanced Interfaces......Page 361
11 A Complete SystemVerilog Testbench......Page 379
12 Interfacing with C......Page 408
References......Page 447
Index......Page 449