مشخصات کتاب

SystemVerilog For Design: A Guide to Using SystemVerilog for Hardware Design and Modeling

ویرایش:  
نویسندگان: Stuart Sutherland,  Simon Davidmann,  Peter Flake (auth.)  
سری:  
ISBN (شابک) : 9781475766844, 9781475766820 
ناشر: Springer US 
سال نشر: 2004 
تعداد صفحات: 394 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 45 Mb 

در صورت تبدیل فایل کتاب SystemVerilog For Design: A Guide to Using SystemVerilog for Hardware Design and Modeling به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب SystemVerilog for Design: راهنمای استفاده از SystemVerilog برای طراحی و مدل سازی سخت افزار نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.

توضیحاتی در مورد کتاب SystemVerilog for Design: راهنمای استفاده از SystemVerilog برای طراحی و مدل سازی سخت افزار

SystemVerilog مجموعه ای غنی از برنامه های افزودنی برای زبان توصیف سخت افزار Verilog IEEE 1364-2001 (Verilog HDL) است. این افزونه ها به دو جنبه اصلی طراحی مبتنی بر HDL می پردازند. اول، مدل سازی طرح های بسیار بزرگ با کد مختصر، دقیق و بصری. دوم، نوشتن برنامه‌های آزمایشی سطح بالا برای تأیید مؤثر و مؤثر این طرح‌های بزرگ. این کتاب، SystemVerilog برای طراحی، به اولین جنبه از پسوندهای SystemVerilog برای Verilog می پردازد. ویژگی‌های مدل‌سازی مهمی مانند انواع داده‌های دو حالته، انواع برشماری شده، انواع تعریف‌شده توسط کاربر، ساختارها، اتحادیه‌ها و رابط‌ها ارائه شده‌اند. تاکید بر استفاده مناسب از این پیشرفت‌ها برای شبیه‌سازی و سنتز است. یکی از همراهان این کتاب، SystemVerilog برای تأیید، جنبه دوم SystemVerilog را پوشش می‌دهد.

توضیحاتی درمورد کتاب به خارجی

SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extensions address two major aspects of HDL based design. First, modeling very large designs with concise, accurate, and intuitive code. Second, writing high-level test programs to efficiently and effectively verify these large designs. This book, SystemVerilog for Design, addresses the first aspect of the SystemVerilog extensions to Verilog. Important modeling features are presented, such as two-state data types, enumerated types, user-defined types, structures, unions, and interfaces. Emphasis is placed on the proper usage of these enhancements for simulation and synthesis. A companion to this book, SystemVerilog for Verification, covers the second aspect of SystemVerilog.

فهرست مطالب

Front Matter....Pages i-xxviii
Introduction to SystemVerilog....Pages 1-5
SystemVerilog Literal Values and Built-in Data Types....Pages 7-48
SystemVerilog User-Defined and Enumerated Data Types....Pages 49-64
SystemVerilog Arrays, Structures and Unions....Pages 65-102
SystemVerilog Procedural Blocks, Tasks and Functions....Pages 103-132
SystemVerilog Procedural Statements....Pages 133-166
Modeling Finite State Machines with SystemVerilog....Pages 167-182
SystemVerilog Design Hierarchy....Pages 183-223
SystemVerilog Interfaces....Pages 225-261
A Complete Design Modeled with SystemVerilog....Pages 263-290
Behavioral and Transaction Level Modeling....Pages 291-316
Back Matter....Pages 317-374

نظرات کاربران

کتاب های تصادفی

دانلود کتاب Grand Key of Solomon the King: Ancient Handbook of Angel Magic and Djinn Summoning

دانلود کتاب Measurement and Assessment in Teaching (Tenth Edition)

دانلود کتاب The Story of the World 3 The Awakening of Europe

دانلود کتاب Own It. Love It. Make It Work.: Two-Book Bundle (BUSINESS BOOKS)

دانلود کتاب Global Political Economy: A Critique of Contemporary Capitalism