System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications

ویرایش: [3rd ed. 2020] 
نویسندگان: Ashok B. Mehta  
سری:  
ISBN (شابک) : 9783030247362, 9783030247379 
ناشر: Springer International Publishing 
سال نشر: 2020 
تعداد صفحات: XXXIX, 507
[524] 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 46 Mb 

قیمت کتاب (تومان) : 54,000



این کتاب یک راهنمای کاربردی و کاربردی برای زبان و روش‌شناسی هر دو اظهارات SystemVerilog و پوشش عملکردی ارائه می‌کند. خوانندگان از رویکرد گام به گام یادگیری زبان و روش‌های ظرایف هر دو SystemVerilog Assertions و Functional Coverage بهره خواهند برد، که آنها را قادر می‌سازد تا باگ‌های پنهان و پیدا کردن آن‌ها را کشف کنند، مستقیماً به منبع اشکال اشاره کنند، و برای آنها یک روشی تمیز و آسان برای مدل‌سازی بررسی‌های زمان‌بندی پیچیده و پاسخ عینی به این سؤال که "آیا ما همه چیز را به طور عملکردی تأیید کرده‌ایم". این کتاب که توسط یک کاربر نهایی حرفه ای طراحی و تأیید ASIC/SoC/CPU و FPGA نوشته شده است، هر مفهوم را با مثال هایی آسان برای درک، گزارش های شبیه سازی و برنامه های کاربردی که از پروژه های واقعی مشتق شده اند توضیح می دهد. خوانندگان این اختیار را خواهند داشت تا با مدل‌سازی چک‌کننده‌های پیچیده برای تأیید عملکرد و مدل‌های پوشش جامع برای پوشش عملکردی مقابله کنند، در نتیجه زمان طراحی، اشکال‌زدایی و پوشش را به شدت کاهش می‌دهند.

این نسخه سوم به روز شده به آخرین مجموعه عملکردی منتشر شده در IEEE-1800 (2012) LRM، شامل اپراتورها و ویژگی های اضافی متعددی می پردازد. علاوه بر این، بسیاری از توضیحات Concurrent Assertions/Operators با افزودن مثال‌ها و شکل‌های بیشتر بهبود یافته‌اند.

· به طور کامل آخرین نحو و معنایی LRM IEEE-1800 2012 را پوشش می‌دهد.

p>· زبان ها و روش های پوشش عملکردی SystemVerilog و SystemVerilog را پوشش می دهد؛

· کاربردهای عملی چیستی، چگونگی و چرایی روش های تأیید مبتنی بر ادعا و پوشش عملکردی را ارائه می دهد؛

· هر مفهوم را توضیح می دهد. به صورت گام به گام و آن را در یک مثال عملی از زندگی واقعی اعمال می کند؛

· شامل 6 آزمایشگاه کاربردی است که خوانندگان را قادر می سازد تا مفاهیم توضیح داده شده در کتاب را عملی کنند.

>

This book provides a hands-on, application-oriented guide to the language and methodology of both SystemVerilog Assertions and Functional Coverage. Readers will benefit from the step-by-step approach to learning language and methodology nuances of both SystemVerilog Assertions and Functional Coverage, which will enable them to uncover hidden and hard to find bugs, point directly to the source of the bug, provide for a clean and easy way to model complex timing checks and objectively answer the question ‘have we functionally verified everything’. Written by a professional end-user of ASIC/SoC/CPU and FPGA design and Verification, this book explains each concept with easy to understand examples, simulation logs and applications derived from real projects. Readers will be empowered to tackle the modeling of complex checkers for functional verification and exhaustive coverage models for functional coverage, thereby drastically reducing their time to design, debug and cover.

This updated third edition addresses the latest functional set released in IEEE-1800 (2012) LRM, including numerous additional operators and features. Additionally, many of the Concurrent Assertions/Operators explanations are enhanced, with the addition of more examples and figures.

· Covers in its entirety the latest IEEE-1800 2012 LRM syntax and semantics;

· Covers both SystemVerilog Assertions and SystemVerilog Functional Coverage languages and methodologies;

· Provides practical applications of the what, how and why of Assertion Based Verification and Functional Coverage methodologies;

· Explains each concept in a step-by-step fashion and applies it to a practical real life example;

· Includes 6 practical LABs that enable readers to put in practice the concepts explained in the book.