دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: J. Bhasker, Paul J. Menchini (auth.), Anne Mignotte, Eugenio Villar, Lynn Horobin (eds.) سری: ISBN (شابک) : 9781441952813, 9781475766745 ناشر: Springer US سال نشر: 2002 تعداد صفحات: 272 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 10 مگابایت
در صورت تبدیل فایل کتاب System on Chip Design Languages: Extended papers: best of FDL’01 and HDLCon’01 به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب زبان های طراحی سیستم بر روی تراشه: مقالات توسعه یافته: بهترین های FDL'01 و HDLCon'01 نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب سومین کتاب از مجموعه کتابهایی است که بهترین مقالات را از سه کنفرانس اصلی منطقهای در زمینه زبانهای طراحی سیستم الکترونیکی، HDLCon در ایالات متحده، APCHDL در آسیا-اقیانوسیه و FDL در اروپا جمعآوری میکند. این کتاب که APCHDL دو سالانه است، مجموعهای از مقالات HDLCon'Ol و FDL'OI را ارائه میکند. HDLCon برترین رویداد HDL در ایالات متحده است. در سال 1999 از ادغام کنفرانس بین المللی Verilog و انجمن کاربران VHDL بهار نشات گرفت. دامنه این کنفرانس از زبان های تخصصی مانند VHDL و Verilog به زبان های عمومی مانند C++ و Java گسترش یافت. در سال 2001 در ماه فوریه در سانتا کلارا، کالیفرنیا برگزار شد. ارائههای مهندسان طراح ماهیت فنی دارند و تجربیات زندگی واقعی را در استفاده از HDL منعکس میکنند. ارائههای فروشندگان EDA نشان میدهد که چه چیزی در دسترس است - و چه چیزی برای ابزارهای طراحی که از HDLها استفاده میکنند، مانند ابزارهای شبیهسازی و سنتز، برنامهریزی شده است. انجمن زبان های طراحی (FDL) یک انجمن اروپایی برای تبادل تجربیات و یادگیری روندهای جدید، در کاربرد زبان ها و روش ها و ابزارهای طراحی مرتبط، برای طراحی سیستم های الکترونیکی پیچیده است. FDL'OI در لیون، فرانسه، در حدود هفت کارگاه آموزشی مرتبط، زبانهای توصیف سختافزار، مشخصات سیگنال آنالوگ و مختلط، مشخصات و طراحی C/C++ HW/SW، محیطهای طراحی و زبانها، مشخصات بلادرنگ برای سیستمهای تعبیهشده، مدلسازی معماری برگزار شد. و استفاده مجدد و زبانهای مشخصات و طراحی سیستم.
This book is the third in a series of books collecting the best papers from the three main regional conferences on electronic system design languages, HDLCon in the United States, APCHDL in Asia-Pacific and FDL in Europe. Being APCHDL bi-annual, this book presents a selection of papers from HDLCon'Ol and FDL'OI. HDLCon is the premier HDL event in the United States. It originated in 1999 from the merging of the International Verilog Conference and the Spring VHDL User's Forum. The scope of the conference expanded from specialized languages such as VHDL and Verilog to general purpose languages such as C++ and Java. In 2001 it was held in February in Santa Clara, CA. Presentations from design engineers are technical in nature, reflecting real life experiences in using HDLs. EDA vendors presentations show what is available - and what is planned-for design tools that utilize HDLs, such as simulation and synthesis tools. The Forum on Design Languages (FDL) is the European forum to exchange experiences and learn of new trends, in the application of languages and the associated design methods and tools, to design complex electronic systems. FDL'OI was held in Lyon, France, around seven interrelated workshops, Hardware Description Languages, Analog and Mixed signal Specification, C/C++ HW/SW Specification and Design, Design Environments & Languages, Real-Time specification for embedded Systems, Architecture Modeling and Reuse and System Specification & Design Languages.
Front Matter....Pages i-ix
Front Matter....Pages 1-1
VHDL 2001: What’s New....Pages 3-10
Verilog-2001 Behavioral and Synthesis Enhancements....Pages 11-33
Advanced ASIC Sign-Off Features of IEEE 1076.4-2000 And Standards updates to Verilog and SDF....Pages 35-42
Front Matter....Pages 43-43
VHDL-AMS Model of a Synchronous Oscillator including Phase Noise....Pages 45-58
AnalogSL....Pages 59-67
Modeling Micro-Mechanical Structures for System Simulations....Pages 69-78
A Comparison of Mixed-Signal Modeling Approaches....Pages 79-86
A unified IP Design Platform for extremly flexible High Performance RF and AMS Macros using Standard Design Tools....Pages 87-97
Analog Filter Synthesis from VHDL-AMS....Pages 99-109
Front Matter....Pages 111-111
Using GNU Make to Automate the Recompile of VHDL SoC Designs....Pages 113-127
Wild Blue Yonder: Experiences in Designing an FPGA with State Machines for a Modern Fighter Jet, Using VHDL and DesignBook....Pages 129-137
Analysis of Modelling and Simulation Capabilities in SystemC and Ocapi using a Video Filter Design....Pages 139-149
The Guidelines and JPEG Encoder Study Case of System Level Architecture Exploration Using the SpecC Methodology....Pages 151-161
Provision and Integration of EDA Web-Services Using WSDL-based Markup....Pages 163-172
Front Matter....Pages 173-173
A Mixed C/Verilog Dual-Platform Simulator....Pages 175-186
Assertions Targeting A Diverse Set of Verification Tools....Pages 187-200
Predicting the Performance of SoC Verification Technologies....Pages 201-210
Front Matter....Pages 211-211
Aspects Of Object Oriented Hardware Modelling With SystemC-Plus....Pages 213-223
UML for System-Level Design....Pages 225-233
Open PROMOL: An Experimental Language for Target Program Modification....Pages 235-246
Front Matter....Pages 211-211
A System Benchmark Specification Experiment with Esterel/C....Pages 247-253
Front Matter....Pages 255-255
Modeling of Real-Time Embedded Systems using SDL....Pages 257-265
A Framework for Specification and Verification of Timing Constraints....Pages 267-274
A General Approach to Modelling System-Level Timing Constraints....Pages 275-283