ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب System-on-a-Chip Verification: Methodology and Techniques

دانلود کتاب تأیید سیستم روی تراشه: روش‌شناسی و تکنیک‌ها

System-on-a-Chip Verification: Methodology and Techniques

مشخصات کتاب

System-on-a-Chip Verification: Methodology and Techniques

ویرایش: 1 
نویسندگان: , ,   
سری:  
ISBN (شابک) : 0792372794, 9780306469954 
ناشر: Springer 
سال نشر: 2000 
تعداد صفحات: 393 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 4 مگابایت 

قیمت کتاب (تومان) : 47,000



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 17


در صورت تبدیل فایل کتاب System-on-a-Chip Verification: Methodology and Techniques به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب تأیید سیستم روی تراشه: روش‌شناسی و تکنیک‌ها نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب تأیید سیستم روی تراشه: روش‌شناسی و تکنیک‌ها

ترکیب عناصر قبلاً مجزا در یک تراشه تنها، مهندسان را با چالش‌هایی برای رویکردهای تأیید سنتی مواجه می‌کند. این راهنما مجموعه‌ای از ابزارها و تکنیک‌هایی را ارائه می‌کند که می‌توانند برای تأیید سیستم روی تراشه (SOC) و کاهش خطای طراحی استفاده شوند. نویسندگان، که برای سیستم‌های طراحی Cadence کار می‌کنند، از سطح سیستم عبور می‌کنند و تأیید، شبیه‌سازی، تأیید مشترک سخت‌افزار/نرم‌افزار، تأیید فهرست شبکه ایستا، و فناوری‌های تأیید فیزیکی را مسدود می‌کنند. توجه ویژه‌ای به تکنیک‌های جدیدتر شده است، از جمله مهاجرت به میز آزمایش، بررسی مدل رسمی و معادل‌سازی، پرده‌بندی، و پوشش کد و مطالب با نمونه‌هایی بر اساس طرح بلوتوث SOC نشان داده شده است.


توضیحاتی درمورد کتاب به خارجی

The combination of previously separate elements into one lone chip presents engineers with challenges to traditional verification approaches. This guide provides a series of tools and techniques that can be employed for system-on-chip (SOC) verification and design error reduction. The authors, who work for Cadence Design Systems, walk through system level and block verification, simulation, hardware/software co-verification, static netlist verification, and physical verification technologies. Particular attention is paid to newer techniques< - >such as testbench migration, formal model and equivalence checking, linting, and code coverage< - >and the material is illustrated by examples based on a Bluetooth SOC design.



فهرست مطالب

Introduction....Pages 1-43
System-level Verification....Pages 45-66
Block-level Verification....Pages 67-127
Analog/Mixed Signal Simulation....Pages 129-151
Simulation....Pages 153-234
Hardware/Software Co-verification....Pages 235-315
Static Netlist Verification....Pages 317-345
Physical Verification and Design Sign-off....Pages 347-358




نظرات کاربران