System-level Test and Validation of Hardware/Software Systems

تکنولوژی‌های جدید تولید، ادغام کل سیستم‌ها را روی یک تراشه ممکن کرده‌اند. این پارادایم طراحی جدید که سیستم روی تراشه (SOC) نامیده می شود، همراه با مشکلات تولید مرتبط با آن، چالشی واقعی برای طراحان است.

همچنین باعث ایجاد شیوه های طراحی جدید، SOC نیز در حال تغییر شکل است. رویکردهای آزمایش و فعالیت های اعتبار سنجی اینها شروع به مهاجرت از سطوح سنتی ثبت-انتقال یا دروازه انتزاع به سطح سیستم می کنند. تا کنون، تست و اعتبارسنجی توسط ابزارهای طراحی در سطح سیستم پشتیبانی نشده است، بنابراین طراحان فاقد زیرساخت لازم برای بهره‌برداری از تمام مزایای ناشی از پذیرش سطح انتزاع سیستم مانند عملکرد عملکردی بالاتر و سرعت عملیات بیشتر هستند. تلاش‌های تحقیقاتی در حال حاضر به این موضوع پرداخته‌اند.

آزمایش و اعتبارسنجی سیستم‌های سخت‌افزار/نرم‌افزار در سطح سیستم یک نمای کلی از تکنیک‌های آزمایش و اعتبارسنجی فعلی ارائه می‌دهد. با پوشش دادن همه جنبه‌های موضوع از جمله:

• مدل‌سازی اشکالات و نقص‌ها؛

• تولید محرک برای اعتبارسنجی و اهداف آزمایشی (از جمله خطاهای زمان‌بندی؛

• طراحی برای آزمایش‌پذیری.

برای محققانی که روی اعتبارسنجی و آزمایش در سطح سیستم کار می‌کنند، برای فروشندگان ابزار درگیر در توسعه ابزارهای طراحی مشترک سخت‌افزار-نرم‌افزار و برای دانشجویان تحصیلات تکمیلی که در سیستم‌های جاسازی شده و طراحی و پیاده‌سازی SOC کار می‌کنند، تست و اعتبارسنجی سیستم‌های سخت‌افزار/نرم‌افزار در سطح سیستم منبع ارزشمندی برای مرجع خواهد بود.

New manufacturing technologies have made possible the integration of entire systems on a single chip. This new design paradigm, termed system-on-chip (SOC), together with its associated manufacturing problems, represents a real challenge for designers.

As well as giving rise to new design practices, SOC is also reshaping approaches to test and validation activities. These are beginning to migrate from the traditional register-transfer or gate levels of abstraction to the system level. Until now, test and validation have not been supported by system-level design tools so designers have lacked the necessary infrastructure to exploit all the benefits stemming from the adoption of the system level of abstraction such as higher functional performance and greater operating speed. Research efforts are already addressing this issue.

System-level Test and Validation of Hardware/Software Systems provides a state-of-the-art overview of the current validation and test techniques by covering all aspects of the subject including:

• modeling of bugs and defects;

• stimulus generation for validation and test purposes (including timing errors;

• design for testability.

For researchers working on system-level validation and testing, for tool vendors involved in developing hardware-software co-design tools and for graduate students working in embedded systems and SOC design and implementation, System-level Test and Validation of Hardware/Software Systems will be an invaluable source of reference.