دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Zhanhai Qin, Sheldon X. D. Tan, Chung-Kuan Cheng (auth.) سری: ISBN (شابک) : 9780387239040, 9780387239057 ناشر: Springer US سال نشر: 2005 تعداد صفحات: 294 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 3 مگابایت
کلمات کلیدی مربوط به کتاب تجزیه و تحلیل نمادین و کاهش مدارهای VLSI: مهندسی برق
در صورت تبدیل فایل کتاب Symbolic Analysis and Reduction of VLSI Circuits به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب تجزیه و تحلیل نمادین و کاهش مدارهای VLSI نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
صنعت آی سی، از جمله خانه های طراحی مدارهای دیجیتال و آنالوگ، فروشندگان نرم افزار اتوماسیون طراحی الکتریکی، ارائه دهندگان کتابخانه و IP، و ریخته گری، همگی در طراحی سیستم های نانومتری VLSI با چالش های بزرگی روبرو هستند.
شکاف بهرهوری طراحی بین فناوریهای نانومتری VLSI و قابلیتهای طراحی امروزی عمدتاً ناشی از پیچیدگی روزافزون سیستمهای VLSI به دلیل فشار بیوقفه برای یکپارچهسازی است. تأثیرات فیزیکی بر عملکرد و قابلیت اطمینان این سیستمها آشکارتر میشود. مدلسازی کارآمد و کاهش مدارهای غیرفعال و فعال برای پارادایمهای طراحی استفاده مجدد سلسله مراتبی و مبتنی بر IP ضروری است.
تحلیل نمادین و کاهش مدارهای VLSI رویکرد نمادین به مدلسازی و کاهش شبکههای خطی انگلی غیرفعال و مدارهای آنالوگ فعال را ارائه میدهد. این روشهای تحلیل نمادین کلاسیک را بررسی میکند و پیشرفتهای پیشرفتهای را برای کاهش اتصال و مدلسازی رفتاری مدارهای آنالوگ فعال ارائه میدهد. این متن شامل به روزترین اکتشافات مانند تبدیل Y-Delta و نمایش نمادین نمودار DDD است که امکان تجزیه و تحلیل و مدل سازی مدارهای بسیار بزرگتر از همیشه را فراهم می کند.
The IC industry, including digital and analog circuit design houses, electrical design automation software vendors, library and IP providers, and foundries all face grand challenges in designing nanometer VLSI systems.
The design productivity gap between nanometer VLSI technologies and today’s design capabilities mainly comes from the exponentially growing complexity of VLSI systems due to relentless pushing for integration. The physical effects on the performance and reliability of these systems are becoming more pronounced. Efficient modeling and reduction of both the passive and active circuits is essential for hierarchical and IP-based reuse design paradigms.
Symbolic Analysis and Reducation of VLSI Circuits presents the symbolic approach to the modeling and reduction of both the passive parasitic linear networks and active analog circuits. It reviews classic symbolic analysis methods and presents state-of-art developments for interconnect reduction and the behavioral modeling of active analog circuits. The text includes the most updated discoveries such as Y-Delta transformation and DDD-graph symbolic representation which allow analysis and modeling of much larger circuitry than ever before.
Front Matter....Pages 1-1
Introduction....Pages 3-14
Basics Of Circuit Analysis....Pages 15-31
Front Matter....Pages 33-33
Model-Order Reduction....Pages 35-61
Generalized Y-Δ Transformation — Fundamental Theory....Pages 63-76
Generalized Y-Δ Transformation — Advance Topics....Pages 77-115
Y-Δ Transformation: Application I — Model Stabilization....Pages 117-140
Y-Δ Transformation: Application II — Realizable Parasitic Reduction....Pages 141-152
Front Matter....Pages 153-153
Topological Analysis of Passive Networks....Pages 155-183
Exact Symbolic Analysis Using Determinant Decision Diagrams....Pages 185-210
S-Expanded Determinant Decision Diagrams for Symbolic Analysis....Pages 211-223
DDD Based Approximation for Analog Behavioral Modeling....Pages 225-243
Hierarchical Symbolic Analysis and Hierarchical Model Order Reduction....Pages 245-272