Source-Synchronous Networks-On-Chip: Circuit and Architectural Interconnect Modeling

این کتاب روش‌های جدیدی را برای طراحی شبکه روی تراشه (NoC) با استفاده از ساعت‌های رزونانسی پرسرعت منبع منبع توصیف می‌کند. نویسندگان قبل از ارائه شبیه‌سازی‌های معماری، NoCها را از پایین به بالا مورد بحث قرار می‌دهند و جزئیات سطح مدار را ارائه می‌کنند. در نتیجه، خوانندگان تصویر کاملی از نحوه طراحی و بهینه سازی یک NoC خواهند داشت. با استفاده از روش‌هایی که در این کتاب توضیح داده شده است، خوانندگان قادر به طراحی NoCهایی هستند که از نظر تأخیر و توان عملیاتی 5 برابر بهتر از رویکردهای موجود هستند و همچنین می‌توانند حجم قابل توجهی ترافیک را حفظ کنند.

This book describes novel methods for network-on-chip (NoC) design, using source-synchronous high-speed resonant clocks. The authors discuss NoCs from the bottom up, providing circuit level details, before providing architectural simulations. As a result, readers will get a complete picture of how a NoC can be designed and optimized. Using the methods described in this book, readers are enabled to design NoCs that are 5X better than existing approaches in terms of latency and throughput and can also sustain a significantly greater amount of traffic.