برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید

09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Routing Congestion in VLSI Circuits: Estimation and Optimization

دانلود کتاب تراکم مسیریابی در مدارهای VLSI: تخمین و بهینه سازی

مشخصات کتاب

Routing Congestion in VLSI Circuits: Estimation and Optimization

دسته بندی: بهینه سازی، تحقیق در عملیات.
ویرایش: 1st Edition. 
نویسندگان: Prashant Saxena,  Rupesh S. Shelar,  Sachin Sapatnekar  
سری: Integrated Circuits and Systems 
ISBN (شابک) : 9781441940131, 1441940138 
ناشر: Springer 
سال نشر: 2010 
تعداد صفحات: 254 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 3 مگابایت

قیمت کتاب (تومان) : 35,000

میانگین امتیاز به این کتاب :
تعداد امتیاز دهندگان : 11

در صورت تبدیل فایل کتاب Routing Congestion in VLSI Circuits: Estimation and Optimization به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب تراکم مسیریابی در مدارهای VLSI: تخمین و بهینه سازی نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.

توضیحاتی در مورد کتاب تراکم مسیریابی در مدارهای VLSI: تخمین و بهینه سازی

با افزایش چشمگیر تراکم بسته بندی روی تراشه، تراکم مسیریابی به یک مشکل بزرگ در طراحی تراشه تبدیل شده است. این مشکل به ویژه حاد است زیرا اتصالات داخلی نیز گلوگاه عملکرد در مدارهای مجتمع هستند. راه حل در مدیریت عاقلانه منابع نهفته است. این شامل تخصیص هوشمند منابع اتصال متقابل موجود، برنامه‌ریزی اولیه مسیرهای سیم برای توزیع یکنواخت سیم، و دگرگونی‌هایی است که جریان سنتز فیزیکی را آگاه از تراکم می‌کند. ازدحام مسیریابی در مدارهای VLSI: تخمین و بهینه‌سازی اطلاعات کاملی را در اختیار خواننده قرار می‌دهد. درک علل ریشه‌ای تراکم مسیریابی در مدارهای VLSI امروزی و آینده، تکنیک‌های موجود برای تخمین و بهینه‌سازی این ازدحام، و تحلیل انتقادی از دقت و اثربخشی این تکنیک‌ها، به طوری که خواننده ممکن است با احتیاط رویکردی را انتخاب کند. متناسب با اهداف طراحی آنها. دامنه کار شامل معیارها و تکنیک‌های بهینه‌سازی برای مسیریابی تراکم در مراحل مختلف جریان طراحی VLSI، از جمله سطح معماری، سطح سنتز منطق/فناوری، مرحله قرار دادن و مرحله مسیریابی است. تمرکز ویژه این کار بر روی مسائل تراکم است که عمدتاً با طراحی مبتنی بر سلول استاندارد سروکار دارد. ازدحام مسیریابی در مدارهای VLSI: تخمین و بهینه سازی یک مرجع ارزشمند برای توسعه دهندگان و محققان CAD، مهندسین روش شناسی طراحی، دانشجویان طراحی VLSI و CAD و مهندسان طراحی VLSI است.

توضیحاتی درمورد کتاب به خارجی

With the dramatic increases in on-chip packing densities, routing congestion has become a major problem in chip design. The problem is especially acute as interconnects are also the performance bottleneck in integrated circuits. The solution lies in judicious resource management. This involves intelligent allocation of the available interconnect resources, up-front planning of the wire routes for even wire distributions, and transformations that make the physical synthesis flow congestion-aware.Routing Congestion in VLSI Circuits: Estimation and Optimization provides the reader with a complete understanding of the root causes of routing congestion in present-day and future VLSI circuits, available techniques for estimating and optimizing this congestion, and a critical analysis of the accuracy and effectiveness of these techniques, so that the reader may prudently choose an approach that is appropriate to their design goals. The scope of the work includes metrics and optimization techniques for routing congestion at various stages of the VLSI design flow, including the architectural level, the logic synthesis/technology level, the placement phase, and the routing step. A particular focus of this work is on the congestion issues that deal primarily with standard cell based design. Routing Congestion in VLSI Circuits: Estimation and Optimization is a valuable reference for CAD developers and researchers, design methodology engineers, VLSI design and CAD students, and VLSI design engineers.