دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: James O. Hamblen, Tyson S. Hall, Michael D. Furman (auth.) سری: ISBN (شابک) : 9780387726700, 9780387726717 ناشر: Springer US سال نشر: 2008 تعداد صفحات: 416 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 13 مگابایت
کلمات کلیدی مربوط به کتاب نمونه سازی سریع سیستم های دیجیتال: مدارها و سیستم ها، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، طراحی مهندسی، مهندسی برق
در صورت تبدیل فایل کتاب Rapid Prototyping of Digital Systems به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب نمونه سازی سریع سیستم های دیجیتال نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
نمونه سازی سریع سیستم های دیجیتال محیطی هیجان انگیز و چالش
برانگیز برای تطبیق سریع فناوری تراشه سیستم روی یک برنامه ریزی
پذیر (SOPC) با طرح های موجود یا ادغام روش های طراحی جدید در
یک جزء آزمایشگاهی برای منطق دیجیتال، رایانه فراهم می کند. و
برنامه های درسی طراحی جاسازی شده.
جدید این نسخه، مقدمه ای بر سیستم عامل های تعبیه شده برای
طراحی های SOPC است.
این نسخه با چهار آموزش تسریع شده در محیط های طراحی Quartus II
و Nios II، از منطق قابل برنامه ریزی مقدماتی به کامل پیشرفت می
کند. طراحی SOPC در مقیاس یکپارچه که پیادهسازی سختافزار،
توسعه نرمافزار، پشتیبانی سیستمعامل، پیشرفتهترین I/O و
هستههای IP را یکپارچه میکند.
این نسخه دارای ابزارهای جدید 7.1 Quartus II CAD و Nios II
SOPC Altera است و شامل پروژههایی برای بردهای توسعه DE1، DE2،
UP3، UP2 و UP1 FPGA Altera.
RAPID PROTOTYPING OF DIGITAL SYSTEMS provides an exciting and
challenging environment for rapidly adapting
System-on-a-Programmable Chip (SOPC) technology to existing
designs or integrating the new design methods into a
laboratory component for digital logic, computer and
embedded-design curriculums.
New to this edition is an introduction to embedded operating
systems for SOPC designs.
Featuring four accelerated tutorials on the Quartus II and
Nios II design environments, this edition progresses from
introductory programmable logic to full-scale SOPC design
seamlessly integrating hardware implementation, software
development, operating system support, state-of-the-art I/O,
and IP cores.
This edition features Altera's new 7.1 Quartus II CAD and
Nios II SOPC tools and includes projects for Altera's DE1,
DE2, UP3, UP2, and UP1 FPGA development boards.
Front-cover......Page 1
Front-matter......Page 2
Table of Contents......Page 5
PREFACE......Page 13
CHAPTER 1 Tutorial I:The 15-Minute Design......Page 18
CHAPTER 2 FPGA Development Board Hardware and I/O Features......Page 62
CHAPTER 3 Programmable Logic Technology......Page 71
CHAPTER 4 Tutorial II: Sequential Design and Hierarchy......Page 88
CHAPTER 5 FPGAcore Library Functions......Page 101
CHAPTER 6 Using VHDL for Synthesis of Digital Hardware......Page 118
CHAPTER 7 Using Verilog for Synthesis of Digital Hardware......Page 141
CHAPTER 8 State Machine Design: The Electric Train Controller......Page 159
CHAPTER 9 A Simple Computer Design: The μP 3......Page 180
CHAPTER 10 VGA Video Display Generation using FPGAs......Page 202
CHAPTER 11 Interfacing to the PS/2 Keyboard and Mouse......Page 223
CHAPTER 12 Legacy Digital I/O Interfacing Standards......Page 240
CHAPTER 13 FPGA Robotics Projects......Page 250
CHAPTER 14 A RISC Design: Synthesis of the MIPS Processor Core......Page 291
CHAPTER 15 Introducing System-on-a-Programmable-Chip......Page 317
CHAPTER 16 Tutorial III: Nios II Processor Software Development......Page 328
CHAPTER 17 Tutorial IV: Nios II Processor Hardware Design......Page 357
CHAPTER 18 Operating System Support for SOPC Design......Page 379
Appendix A: Generation of Pseudo Random Binary Sequences......Page 397
Appendix B: Quartus II Design and Data File Extensions......Page 399
Appendix C: Common FPGA Pin Assignments......Page 400
Appendix D: ASCII Character Code......Page 402
Glossary......Page 405
Index......Page 413
About the Accompanying DVD......Page 417