دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش:
نویسندگان: John Levesque. Aaron Vose
سری:
ISBN (شابک) : 9781439873717
ناشر: CRC
سال نشر: 2018
تعداد صفحات: 323
زبان: english
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 3 مگابایت
در صورت تبدیل فایل کتاب Programming for Hybrid Multi/Manycore MPP Systems به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب برنامه نویسی برای سیستم های هیبریدی چند هسته ای MPP نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب به چالش مهم در طراحی برنامههای کاربردی برای استفاده مؤثر از معماریهای محاسباتی با کارایی بالا میپردازد و روشهایی را برای بازسازی مؤثرتر برنامهها برای استفاده از این گرههای قدرتمند ارائه میدهد. نویسندگان با ارائه مثالهایی که بر روی شتابدهندههای فعلی اجرا میشوند، درباره مزایای برداری بحث میکنند. آنها همچنین مسائل مربوط به موقعیت داده ها را هنگام threading روی گره ها بررسی می کنند و شتاب دهنده را با جزئیات بررسی می کنند. این کتاب محیطهای برنامهنویسی را برای سیستمهای چند هستهای ترکیبی، از زبانهای سطح پایین OpenCL و Cuda گرفته تا کامپایلرهای شتابدهنده جدید مبتنی بر دستورالعمل، توصیف میکند.
This book addresses the significant challenge in designing applications to effectively use high-performance computing architectures and offers methods to more effectively restructure applications to take advantage of these powerful nodes. The authors discuss the benefit of vectorization, providing examples run on current accelerators. They also explore issues with data locality when threading on the nodes and examine the accelerator in detail. The book describes programming environments for hybrid multicore systems, from the low level OpenCL and Cuda languages to new directive-based accelerator compilers.
Content: Introduction Introduction Chapter Overviews Determining an Exaflop Strategy Foreword By John Levesque Introduction Looking At The Application Degree Of Hybridization Required Decomposition And I/O Parallel And Vector Lengths Productivity And Performance Portability Conclusion Target Hybrid Multi/Many Core SystemForeword By John Levesque Understanding The Architecture Cache Architectures Memory Hierarchy Knl Clustering Modes Knl Mcdram Modes Importance Of Vectorization Alignment For Vectorization How Compilers Optimize Programs Foreword By John Levesque Introduction Memory Allocation Memory Alignment Comment-Line Directive Interprocedural Analysis Compiler Switches Fortran 2003 And Inefficiencies Compiler Scalar Optimizations Gathering Runtime Statistics for Optimizing Foreword By John Levesque Introduction What's Important To Profile Conclusion Utilization of Available Memory Bandwidth Foreword By John Levesque Introduction Importance Of Cache Optimization Variable Analysis In Multiple Loops Optimizing For The Cache Hierarchy Combining Multiple Loops Conclusion VectorizationForeword By John Levesque Introduction Vectorization Inhibitors Vectorization Rejection From Inefficiencies Striding Versus Contiguous Accessing Wrap-Around Scalar Loops Saving Maxima And Minima Multi-Nested Loop Structures There's Matmul And Then There's Matmul Decision Processes In Loops Handling Function Calls Within Loops Rank Expansion Outer Loop Vectorization Hybridization of an Application Foreword By John Levesque Introduction The Node's Numa Architecture First Touch In The Himeno Benchmark Identifying Which Loops To Thread Spmd Openmp Porting Entire Applications Foreword By John Levesque Introduction Spec Openmp Benchmarks Nasa Parallel Benchmark (Npb) - Bt Refactoring Vh-1 Refactoring Leslie3d Refactoring S3d - 2016 Production Version Performance Portable - S3d On Titan Future Hardware Advancements Introduction Future X86 Cpus Future Arm Cpus Future Memory TechnologiesFuture Hardware Conclusions AppendicesSupercomputer Cache Architectures The Translation Look-Aside Buffer Command Line Options / Compiler Directives Previously Used Optimizations I/O Optimization Terminology 12-Step Process