مشخصات کتاب

Principles of Verifiable RTL Design - A Functional Coding Style Supporting Verification Processes

ویرایش: 1 
نویسندگان: Lionel Bening  
سری:  
ISBN (شابک) : 0792377885, 9780306470165 
ناشر:  
سال نشر: 2000 
تعداد صفحات: 272 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 1 مگابایت 

در صورت تبدیل فایل کتاب Principles of Verifiable RTL Design - A Functional Coding Style Supporting Verification Processes به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب اصول طراحی قابل اطمینان RTL - یک سبک رمزگذاری کاربردی با پشتیبانی از فرآیندهای تأیید نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.

توضیحاتی در مورد کتاب اصول طراحی قابل اطمینان RTL - یک سبک رمزگذاری کاربردی با پشتیبانی از فرآیندهای تأیید

اصول طراحی RTL قابل تأیید: یک سبک کدنویسی کاربردی که از فرآیندهای تأیید در Verilog پشتیبانی می کند، توضیح می دهد که چگونه می توانید Verilog را برای توصیف طرح های تراشه در سطح RT به گونه ای بنویسید که با فرآیندهای تأیید همکاری کند. این همکاری می‌تواند یک مرتبه بهبود عملکرد و ظرفیت را از ابزارهایی مانند شبیه‌سازی و بررسی‌کننده هم ارزی بازگرداند. با تسهیل ارتباط بین مهندس طراح و مهندس تأیید، هزینه های نیروی کار پوشش و بررسی مدل رسمی را کاهش می دهد. همچنین سبک RTL را برای ارائه نتایج مفیدتر از فرآیند تأیید کلی جهت می دهد. مخاطبان در نظر گرفته شده برای اصول طراحی RTL قابل تأیید: یک سبک کدنویسی عملکردی که از فرآیندهای تأیید صحت در Verilog پشتیبانی می کند، مهندسان و دانشجویانی هستند که نیاز به آشنایی با فرآیندهای تأیید طراحی مختلف و یک سبک کدنویسی کاربردی Verilog RTL دارند. دومین مخاطب مورد نظر مهندسانی هستند که آموزش مقدماتی را در Verilog گذرانده‌اند و اکنون می‌خواهند شیوه‌های خوب نوشتن RTL را برای تأیید توسعه دهند. مخاطب سوم، مدرسان زبان Verilog هستند که از یک متن کلی در Verilog به عنوان کتاب درسی استفاده می‌کنند، اما می‌خواهند سخنرانی‌های خود را با تأکید بر تأیید صحت غنی کنند. چهارمین مخاطب مهندسین با تجربه Verilog قابل توجهی هستند که می خواهند عملکرد Verilog خود را بهبود بخشند تا با ابزارهای تأیید RTL Verilog بهتر کار کنند. مخاطب پنجم، مشاوران طراحی هستند که به دنبال روش‌های اثبات‌شده مبتنی بر تأیید هستند. مخاطب ششم، پیاده‌سازان ابزار تأیید EDA هستند که می‌خواهند پیشنهادهایی درباره حداقل زیرمجموعه تأیید Verilog داشته باشند. اصول طراحی RTL قابل تأیید: یک سبک کدنویسی کاربردی که از فرآیندهای تأیید صحت پشتیبانی می کند در Verilog بر اساس واقعیتی است که از فرآیند طراحی محصول در مقیاس بزرگ و تجربه ابزار ناشی می شود.

توضیحاتی درمورد کتاب به خارجی

Principles of Verifiable RTL Design: A Functional Coding Style Supporting Verification Processes in Verilog explains how you can write Verilog to describe chip designs at the RT-level in a manner that cooperates with verification processes. This cooperation can return an order of magnitude improvement in performance and capacity from tools such as simulation and equivalence checkers. It reduces the labor costs of coverage and formal model checking by facilitating communication between the design engineer and the verification engineer. It also orients the RTL style to provide more useful results from the overall verification process. The intended audience for Principles of Verifiable RTL Design: A Functional Coding Style Supporting Verification Processes in Verilog is engineers and students who need an introduction to various design verification processes and a supporting functional Verilog RTL coding style. A second intended audience is engineers who have been through introductory training in Verilog and now want to develop good RTL writing practices for verification. A third audience is Verilog language instructors who are using a general text on Verilog as the course textbook but want to enrich their lectures with an emphasis on verification. A fourth audience is engineers with substantial Verilog experience who want to improve their Verilog practice to work better with RTL Verilog verification tools. A fifth audience is design consultants searching for proven verification-centric methodologies. A sixth audience is EDA verification tool implementers who want some suggestions about a minimal Verilog verification subset. Principles of Verifiable RTL Design: A Functional Coding Style Supporting Verification Processes in Verilog is based on the reality that comes from actual large-scale product design process and tool experience.

فهرست مطالب

Introduction....Pages 1-8
The Verification Process....Pages 9-35
RTL Methodology Basics....Pages 37-62
RTL Logic Simulation....Pages 63-94
RTL Formal Verification....Pages 95-122
Verifiable RTL Style....Pages 123-160
The Bad Stuff....Pages 161-192
Verifiable RTL Tutorial....Pages 193-222
Principles of Verifiable RTL Design....Pages 223-230

نظرات کاربران

کتاب های تصادفی

دانلود کتاب Appalachian Toys and Games from A to Z

دانلود کتاب Hydrology. An Advanced Introduction to Hydrological Processes and Modelling

دانلود کتاب Evolving Geographical Structures: Mathematical Models and Theories for Space- Time Processes

دانلود کتاب Cyproheptadine - A Medical Dictionary, Bibliography, and Annotated Research Guide to Internet References

دانلود کتاب Giai thuat va Lap Trinh - cau truc du lieu va giai thuat