دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Flavius Gruian (auth.), Babak Falsafi, T. N. Vijaykumar (eds.) سری: Lecture Notes in Computer Science 2008 ISBN (شابک) : 9783540423294, 9783540445722 ناشر: Springer-Verlag Berlin Heidelberg سال نشر: 2001 تعداد صفحات: 161 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 2 مگابایت
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
کلمات کلیدی مربوط به کتاب Power-Aware Computer Systems: First International Workshop, PACS 2000 Cambridge, MA, USA, 12 نوامبر 2000 مقالات تجدید نظر شده: سازماندهی سیستم های کامپیوتری و شبکه های ارتباطی، سخت افزار کامپیوتر، تکنیک های برنامه نویسی، زبان های برنامه نویسی، کامپایلرها، مترجمان، منطق ها و معانی برنامه ها
در صورت تبدیل فایل کتاب Power-Aware Computer Systems: First International Workshop,PACS 2000 Cambridge, MA, USA, November 12, 2000 Revised Papers به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب Power-Aware Computer Systems: First International Workshop, PACS 2000 Cambridge, MA, USA, 12 نوامبر 2000 مقالات تجدید نظر شده نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
System-Level Design Methods for Low-Energy Architectures Containing Variable Voltage Processors....Pages 1-12
Ramp Up/Down Functional Unit to Reduce Step Power....Pages 13-24
An Adaptive Issue Queue for Reduced Power at High Performance....Pages 25-39
Dynamic Memory Oriented Transformations in the MPEG4 IM1-Player on a Low Power Platform....Pages 40-50
Exploiting Content Variation and Perception in Power-Aware 3D Graphics Rendering....Pages 51-64
Compiler-Directed Dynamic Frequency and Voltage Scheduling....Pages 65-81
Cache-Line Decay: A Mechanism to Reduce Cache Leakage Power....Pages 82-96
Dynamically Reconfiguring Processor Resources to Reduce Power Consumption in High-Performance Processors....Pages 97-111
TEM 2 P 2 EST: A Thermal Enabled Multi-model Power/Performance ESTimator....Pages 112-125
Power-Performance Modeling and Tradeoff Analysis for a High End Microprocessor....Pages 126-136
A Comparison of Two Architectural Power Models....Pages 137-151