Power-Aware Computer Systems: 4th International Workshop, PACS 2004, Portland, OR, USA, December 5, 2004, Revised Selected Papers

به کارگاه آموزشی سیستم های کامپیوتری آگاه از قدرت (PACS 2004) که در ارتباط با سی و هفتمین سمینار بین المللی سالانه میکرومعماری (MICRO-37) برگزار شد، خوش آمدید. افزایش مداوم توان و اتلاف انرژی در سیستم های کامپیوتری منجر به هزینه بیشتر، قابلیت اطمینان کمتر و کاهش عمر باتری در سیستم های قابل حمل شده است. در نتیجه، توان و انرژی به محدودیت‌های درجه اول در تمام لایه‌های کامپیوترهای مدرن تبدیل شده‌اند. PACS 2004 چهارمین کارگاه از مجموعه خود است که به بررسی تکنیک های کاهش توان و انرژی در تمام سطوح سیستم های کامپیوتری می پردازد و محققان دانشگاهی و صنعتی را گرد هم می آورد. مقالات این دادرسی طیف وسیعی از حوزه‌های سیستم‌های آگاه را شامل می‌شود. ما مقالات را در دسته‌های زیر دسته‌بندی کرده‌ایم: (1) تکنیک‌های ریزمعماری و سطح مدار، (2) حافظه آگاه از قدرت و سیستم‌های اتصال، و (3) تکنیک‌های مقیاس‌بندی فرکانس و ولتاژ. اولین مقاله در گروه ریزمعماری، بانکداری و نوشتن را برای کاهش قدرت ثبت پیشنهاد می کند. مقاله دوم در این گروه - هم تاخیر و هم قدرت صف شماره را با بسته بندی دو دستورالعمل در هر ورودی صف شماره و با به خاطر سپردن بیت های مرتبه بالای برچسب بیدار شدن زمان بندی می کند. مقاله سوم برش کمی مسیر داده را برای بهره برداری از عملیات عرض باریک پیشنهاد می کند، و مقاله آخر پیشنهاد می کند که رشته های برنامه را از یک هسته به هسته دیگر در یک تراشه چند هسته ای برای رسیدگی به مشکلات حرارتی منتقل کنید.

Welcome to the proceedings of the Power-Aware Computer Systems (PACS 2004) workshop held in conjunction with the 37th Annual International Sym- sium on Microarchitecture (MICRO-37). The continued increase of power and energy dissipation in computer systems has resulted in higher cost, lower re- ability, and reduced battery life in portable systems. Consequently, power and energy have become ?rst-class constraints at all layers of modern computer s- tems. PACS 2004 is the fourth workshop in its series to explore techniques to reduce power and energy at all levels of computer systems and brings together academic and industry researchers. The papers in these proceedings span a wide spectrum of areas in pow- aware systems. We have grouped the papers into the following categories: (1) microarchitecture- and circuit-level techniques, (2) power-aware memory and interconnect systems, and (3) frequency- and voltage-scaling techniques. The ?rst paper in the microarchitecture group proposes banking and wri- back ?ltering to reduce register ?le power. The second paper in this group - timizes both delay and power of the issue queue by packing two instructions in each issue queue entry and by memorizing upper-order bits of the wake-up tag. The third paper proposes bit slicing the datapath to exploit narrow width operations, and the last paper proposes to migrate application threads from one core to another in a multi-core chip to address thermal problems.