Pipelined Multiprocessor System-on-Chip for Multimedia

این کتاب مدل‌های تحلیلی و روش‌های تخمین را برای افزایش تخمین عملکرد سیستم‌های چند پردازنده‌ای خط لوله روی تراشه (MPSoCs) توصیف می‌کند. یک چارچوب برای بهینه سازی زمان طراحی و زمان اجرا معرفی شده است. برای اکتشاف فضای طراحی، چندین الگوریتم برای به حداقل رساندن ردپای منطقه MPSoC خط لوله تحت یک تاخیر یا محدودیت توان ارائه شده است. یک معماری MPSoC خط لوله تطبیقی ​​جدید توضیح داده شده است، که در آن پردازنده‌های غیرفعال در زمان اجرا به حالت‌های کم مصرف تبدیل می‌شوند تا مصرف انرژی را کاهش دهند. MPSoCهای خط لوله چند حالته معرفی شده اند، که در آن چندین MPSoC خط لوله که به طور جداگانه بهینه شده اند در یک MPSoC خط لوله منفرد ادغام می شوند و با به اشتراک گذاشتن پردازنده ها و بافرهای ارتباطی، ردپای منطقه را کاهش می دهند. خوانندگان از استفاده ترکیبی نویسندگان از مدل‌های تحلیلی، روش‌های تخمین و الگوریتم‌های کاوش بهره‌مند می‌شوند و می‌توانند میلیاردها نقطه طراحی را در چند دقیقه کشف کنند.

· توضیح می‌دهد که پیشرفته ترین تکنولوژی های موازی در سطح خط لوله و MPSoC های چند رسانه ای.

· شامل مدل‌های تحلیلی و روش‌های تخمین برای تخمین عملکرد MPSoC‌های خط لوله می‌شود؛

· چندین تکنیک کاوش فضای طراحی برای MPSoC‌های خط لوله را پوشش می‌دهد؛

· یک تطبیقی ​​را معرفی می‌کند. MPSoC خط لوله شده با پردازنده زمان اجرا و مدیران توان؛

· MPSoCهای خط لوله چند حالته را برای چندین برنامه معرفی می کند.

This book describes analytical models and estimation methods to enhance performance estimation of pipelined multiprocessor systems-on-chip (MPSoCs). A framework is introduced for both design-time and run-time optimizations. For design space exploration, several algorithms are presented to minimize the area footprint of a pipelined MPSoC under a latency or a throughput constraint. A novel adaptive pipelined MPSoC architecture is described, where idle processors are transitioned into low-power states at run-time to reduce energy consumption. Multi-mode pipelined MPSoCs are introduced, where multiple pipelined MPSoCs optimized separately are merged into a single pipelined MPSoC, enabling further reduction of the area footprint by sharing the processors and communication buffers. Readers will benefit from the authors’ combined use of analytical models, estimation methods and exploration algorithms and will be enabled to explore billions of design points in a few minutes.

· Describes the state-of-the-art on pipeline-level parallelism and multimedia MPSoCs;

· Includes analytical models and estimation methods for performance estimation of pipelined MPSoCs;

· Covers several design space exploration techniques for pipelined MPSoCs;

· Introduces an adaptive pipelined MPSoC with run-time processor and power managers;

· Introduces Multi-mode pipelined MPSoCs for multiple applications.