Out-of-order Parallel Discrete Event Simulation for Electronic System-level Design

این کتاب مجموعه‌ای از رویکردها و ابزارهای جدید مجموعه‌ای از ابزارها و تکنیک‌ها را برای رویارویی با چالش‌ها به موازات طراحی سیستم‌های تعبیه‌شده به خوانندگان ارائه می‌دهد. این یک زیرساخت شبیه‌سازی موازی پیشرفته برای اعتبارسنجی و توسعه مدل کارآمد و مؤثر در سطح سیستم فراهم می‌کند تا محصولات بهتری در زمان کمتری ساخته شود. از آنجایی که شبیه‌سازی رویداد گسسته موازی (PDES) پتانسیل بهره‌برداری از قابلیت محاسباتی موازی زیربنایی را در میزبان‌های شبیه‌سازی چند هسته‌ای امروزی دارد، نویسنده با بررسی موازی‌سازی شبیه‌سازی رویداد گسسته، شناسایی مشکلات و راه‌حل‌ها شروع می‌کند. او سپس شبیه‌سازی رویداد گسسته موازی نامتعادل (OoO PDES)، یک رویکرد جدید برای اعتبارسنجی کارآمد طراحی‌های سطح سیستم با بهره‌برداری تهاجمی از قابلیت‌های موازی رایانه‌های شخصی چند هسته‌ای امروزی را توصیف می‌کند. این رویکرد خوانندگان را قادر می‌سازد تا شبیه‌سازهایی طراحی کنند که می‌توانند به طور کامل از قابلیت پردازش موازی سیستم چند هسته‌ای برای دستیابی به شبیه‌سازی سرعت سریع، بدون از دست دادن دقت شبیه‌سازی و زمان‌بندی، بهره‌برداری کنند. بر اساس این زیرساخت شبیه‌سازی موازی، نویسنده بیشتر رویکردهای خودکاری را توصیف می‌کند که به طراح کمک می‌کند تا به سرعت اهداف اشکال‌زدایی را در مدل‌های ESL معیوب با موازی‌سازی محدود کند.

This book offers readers a set of new approaches and tools a set of tools and techniques for facing challenges in parallelization with design of embedded systems. It provides an advanced parallel simulation infrastructure for efficient and effective system-level model validation and development so as to build better products in less time. Since parallel discrete event simulation (PDES) has the potential to exploit the underlying parallel computational capability in today’s multi-core simulation hosts, the author begins by reviewing the parallelization of discrete event simulation, identifying problems and solutions. She then describes out-of-order parallel discrete event simulation (OoO PDES), a novel approach for efficient validation of system-level designs by aggressively exploiting the parallel capabilities of todays’ multi-core PCs. This approach enables readers to design simulators that can fully exploit the parallel processing capability of the multi-core system to achieve fast speed simulation, without loss of simulation and timing accuracy. Based on this parallel simulation infrastructure, the author further describes automatic approaches that help the designer quickly to narrow down the debugging targets in faulty ESL models with parallelism.