دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Catherine H. Gebotys, Mohamed I. Elmasry (auth.) سری: The Kluwer International Series in Engineering and Computer Science 158 ISBN (شابک) : 9781461367970, 9781461540182 ناشر: Springer US سال نشر: 1992 تعداد صفحات: 292 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 9 مگابایت
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
در صورت تبدیل فایل کتاب Optimal VLSI Architectural Synthesis: Area, Performance and Testability به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب سنتز معماری بهینه VLSI: مساحت ، عملکرد و قابلیت آزمایش نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
اگرچه تحقیقات در سنتز معماری برای بیش از ده سال انجام شده است، اما تأثیر بسیار کمی بر صنعت داشته است. این به نظر ما به دلیل ناتوانی سینت سایزرهای معماری فعلی در ارائه معماری های رقابتی (یا \"بهینه\") با تاخیر منطقه است که از رابط های آنالوگ، ناهمزمان و سایر فرآیندهای پیچیده پشتیبانی می کند. آنها همچنین در گنجاندن قابلیت آزمایش ناکام هستند. سینت سایزر معماری OASIC (سنتز معماری بهینه با محدودیت های رابط) و سینتی سایزر CATREE (درختان به کمک کامپیوتر) نشان می دهد که چگونه می توان این مشکلات را حل کرد. سنتز معماری به طور سنتی به عنوان NP سخت در نظر گرفته می شود و از این رو بیشتر تحقیقات شامل اکتشافی هستند. OASIC با استفاده از یک رویکرد IP (با استفاده از تجزیه و تحلیل چند وجهی) نشان می دهد که اکثر ریتم های الگوی ورودی می توانند بسیار سریع در معماری های بهینه جهانی سنتز شوند. از آنجایی که از یک مدل ریاضی استفاده می شود، محدودیت های پیچیده رابط را می توان به راحتی گنجانده و حل کرد. تحقیق در مورد ترکیب آزمون به طور کلی جدا از تحقیق پایان نامه سنتز بوده است. این به دلیل این واقعیت است که تحقیقات آزمایشی سنتی در دروازه یا سطح پایینتر نمایش طراحی بوده است. با این وجود، با کاهش مقیاس فناوریها و افزایش پیچیدگی طراحی، فشار برای کاهش زمان آزمایش افزایش مییابد. یکی از راه های مقابله با این موضوع، ترکیب استراتژی های تست در مراحل اولیه طراحی است. نیمه دوم این متن رویکردی را برای ادغام سنتز معماری با ترکیب آزمایشی بررسی میکند. تحقیقات نشان داد که آزمایش باید در طول سنتز در نظر گرفته شود تا راهحلهای معماری خوبی ارائه شود که عملکردهای هزینه تاخیر منطقه Xlll را به حداقل برساند.
Although research in architectural synthesis has been conducted for over ten years it has had very little impact on industry. This in our view is due to the inability of current architectural synthesizers to provide area-delay competitive (or "optimal") architectures, that will support interfaces to analog, asynchronous, and other complex processes. They also fail to incorporate testability. The OASIC (optimal architectural synthesis with interface constraints) architectural synthesizer and the CATREE (computer aided trees) synthesizer demonstrate how these problems can be solved. Traditionally architectural synthesis is viewed as NP hard and there fore most research has involved heuristics. OASIC demonstrates by using an IP approach (using polyhedral analysis), that most input algo rithms can be synthesized very fast into globally optimal architectures. Since a mathematical model is used, complex interface constraints can easily be incorporated and solved. Research in test incorporation has in general been separate from syn thesis research. This is due to the fact that traditional test research has been at the gate or lower level of design representation. Nevertheless as technologies scale down, and complexity of design scales up, the push for reducing testing times is increased. On way to deal with this is to incorporate test strategies early in the design process. The second half of this text examines an approach for integrating architectural synthesis with test incorporation. Research showed that test must be considered during synthesis to provide good architectural solutions which minimize Xlll area delay cost functions.
Front Matter....Pages i-xiv
Front Matter....Pages 1-1
Global VLSI Design Cycle....Pages 3-20
Behavioral and Structural Interfaces....Pages 21-36
Front Matter....Pages 37-37
State of the Art Synthesis....Pages 39-61
Introduction to Integer Programming....Pages 63-80
Front Matter....Pages 81-81
A Methodology for Architectural Synthesis....Pages 83-95
Simultaneous Scheduling, and Selection and Allocation of Functional Units....Pages 97-108
Oasic: Area-Delay Constrained Architectural Synthesis....Pages 109-122
Support for Algorithmic Constructs....Pages 123-128
Interface Constraints....Pages 129-140
Oasic Synthesis Results....Pages 141-175
Front Matter....Pages 177-177
Testability In Architectural Synthesis....Pages 179-205
The Catree Architectural Synthesis with Testability....Pages 207-258
Front Matter....Pages 259-259
Summary and Future Research....Pages 261-270
Back Matter....Pages 271-289