On and Off-Chip Crosstalk Avoidance in VLSI Design

اجتناب از تبادل نظر روی و خارج از تراشه در طراحی VLSI

چونجی دوان، براک جی. لامرز و سونیل پی. خاتری

زیر میکرون عمیق (DSM ) فرآیندها چالش های زیادی را برای طراحان مدار یکپارچه سازی در مقیاس بسیار بزرگ (VLSI) ایجاد می کند. یکی از بزرگ‌ترین چالش‌ها، تداخل بین سیمی در گذرگاه‌های گذرگاه روی و خارج از تراشه است. تداخل خازنی در گذرگاه‌های روی تراشه با کاهش اندازه ویژگی‌های فرآیندهای ساخت VLSI قابل توجه می‌شود، در حالی که گفتگوی متقابل القایی برای گذرگاه‌هایی با نرخ انتقال داده‌های خارج از تراشه بالا مشکل‌ساز می‌شود. وجود تداخل تا حد زیادی سرعت را محدود می کند و مصرف انرژی طراحی آی سی را افزایش می دهد.

این کتاب رویکردهایی را برای جلوگیری از تداخل در هر دو روی تراشه و همچنین خارج از تراشه ارائه می کند. اتوبوس ها این رویکردها به کاربر این امکان را می‌دهد که میزان کاهش تداخل را با هزینه‌های سربار پیاده‌سازی مربوطه عوض کند. به این ترتیب، مجموعه‌ای از تکنیک‌ها ارائه می‌شود که به بهبود سرعت و مصرف برق اتصال اتوبوس کمک می‌کند. این تکنیک‌ها داده‌ها را قبل از انتقال از طریق گذرگاه رمزگذاری می‌کنند تا از برخی شرایط تداخل نامطلوب جلوگیری کنند و در نتیجه سرعت اتوبوس و/یا مصرف انرژی را بهبود بخشند. به طور خاص، این کتاب:

• روش‌های جدیدی را برای ترکیب طراحی تراشه و بسته‌بندی ارائه می‌کند، به طوری که تداخل بین تراشه را کاهش می‌دهد تا سیستم‌های VLSI را می‌توان برای عملکرد بسیار سریع‌تر طراحی کرد؛
• مجموعه‌ای جامع از تکنیک‌های لغو تداخل اتوبوس را ارائه می‌دهد، هم بدون حافظه و هم مبتنی بر حافظه؛
• تکنیک هایی را برای طراحی کدک های بسیار کارآمد برای لغو تداخل ارائه می دهد.
• رویکردهای لغو تداخل را برای گذرگاه‌های چند ارزشی ارائه می‌کند؛
• یک مجموعه از رویکردها را برای یک طراح VLSI برای استفاده، بسته به میزان تداخلی که طراحی آن‌ها می‌تواند تحمل کند، و مقدار مساحتی که می‌توانند بپردازند.

On- and Off-Chip Crosstalk Avoidance in VLSI Design

Chunjie Duan, Brock J. LaMeres and Sunil P. Khatri

Deep Submicron (DSM) processes present many challenges to Very Large Scale Integration (VLSI) circuit designers. One of the greatest challenges is inter-wire crosstalk within on- and off-chip bus traces. Capacitive crosstalk in on-chip busses becomes significant with shrinking feature sizes of VLSI fabrication processes, while inductive cross-talk becomes a problem for busses with high off-chip data transfer rates. The presence of crosstalk greatly limits the speed and increases the power consumption of an IC design.

This book presents approaches to avoid crosstalk in both on-chip as well as off-chip busses. These approaches allow the user to trade off the degree of crosstalk mitigation against the associated implementation overheads. In this way, a continuum of techniques is presented, which help improve the speed and power consumption of the bus interconnect. These techniques encode data before transmission over the bus to avoid certain undesirable crosstalk conditions and thereby improve the bus speed and/or energy consumption. In particular, this book:

• Presents novel ways to combine chip and package design, reducing off-chip crosstalk so that VLSI systems can be designed to operate significantly faster;
• Provides a comprehensive set of bus crosstalk cancellation techniques, both memoryless and memory-based;
• Provides techniques to design extremely efficient CODECs for crosstalk cancellation;
• Provides crosstalk cancellation approaches for multi-valued busses;
• Offers a battery of approaches for a VLSI designer to use, depending on the amount of crosstalk their design can tolerate, and the amount of area overhead they can afford.