Morphological Image Processing: Architecture and VLSI design

خلاصه بر اساس تجارب طرح‌های گذشته و نتیجه مطالعات اخیر در مقایسه معماری‌های پردازش تصویر سطح پایین، یک سیستم خط لوله برای پردازش تصویر کم در زمان واقعی در فناوری CMOS طراحی و محقق شده است. برای به حداقل رساندن مشکلات طراحی، مطالعه ای در مورد جزئیات راه حل های طراحی که در تجسم سه گروه اصلی معماری پردازش تصویر یافت شده است، انجام شد. آرایه های پردازشگر مربع، آرایه های پردازشگر خطی و خطوط لوله. این در یک مدل نظری منعکس شده است. از آنجایی که طراحی مبتنی بر پردازش bitplane تصاویر است، تحقیق بر روی اصول پردازش منطق سلولی تصاویر دو بعدی انجام شد. روش باینری توسعه داده شده است که بر اساس تصاویر تبدیل با استفاده از مجموعه‌ای از ماسک‌های Hit-or-Miss است. به نظر می رسد این روش برای تصاویر با ابعاد بالاتر قابل گسترش است. یک مدل نظری برای تولید شرایط نقطه شکست در تصاویر با ابعاد بالا ایجاد شده است و تا بعد سه اعمال شده است.

Summary Based on the experiences of past designs and the outcome of recent studies in the comparisons of low-level image processing architectures, a pipelined system for real­ time low-image processing has been designed and realized in CMOS technology. To minimize design pitfalls, a study was performed to the details of the design solutions that have been found in embodimentsof the three main architectural groups of image processing; the Square Processor Arrays, the Linear Processor Arrays and the Pipelines. This is reflected in a theoretical model. As the design is based on bitplane-wise processing of images, research was performed on the principles ofCellularLogic Processing of two dimensional images. of binary A methodology has been developed that is based on the transformation images using sets of Hit-or-Miss masks. This method appeared to be extendable to higher dimensional images. A theoretical model for the generation of break-point conditions in high dimensional images has been developed, and applied up to dimension three.