دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1st ed. 2011 نویسندگان: Silvano. Cristina(Editor), Lajolo. Marcello(Editor), Palermo. Gianluca(Editor) سری: ISBN (شابک) : 9781441969101, 1441969101 ناشر: Springer US سال نشر: 2010;2011 تعداد صفحات: 301 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 12 مگابایت
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
در صورت تبدیل فایل کتاب Low Power Networks-on-Chip به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب شبکه های کم توان روی تراشه نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
در سالهای اخیر، هم شبکههای روی تراشه، بهعنوان یک راهحل معماری برای اتصال پرسرعت، و هم مصرف برق، بهعنوان یک محدودیت طراحی کلیدی، همچنان به جوامع طراحی و تحقیقات علاقهمند شدهاند. این کتاب یک مرجع تک منبعی به برخی از مهم ترین تکنیک های طراحی ارائه شده در زمینه طراحی کم مصرف برای معماری شبکه های روی تراشه ارائه می دهد.
In recent years, both Networks-on-Chip, as an architectural solution for high-speed interconnect, and power consumption, as a key design constraint, have continued to gain interest in the design and research communities. This book offers a single-source reference to some of the most important design techniques proposed in the context of low-power design for networks-on-chip architectures.
Front Matter....Pages i-xix
Front Matter....Pages 1-1
Hybrid Circuit/Packet Switched Network for Energy Efficient on-Chip Interconnections....Pages 3-20
Run-Time Power-Gating Techniques for Low-Power On-Chip Networks....Pages 21-43
Adaptive Voltage Control for Energy-Efficient NoC Links....Pages 45-69
Asynchronous Communications for NoCs....Pages 71-109
Front Matter....Pages 111-111
Application-Specific Routing Algorithms for Low Power Network on Chip Design....Pages 113-150
Adaptive Data Compression for Low-Power On-Chip Networks....Pages 151-174
Latency-Constrained, Power-Optimized NoC Design for a 4G SoC: A Case Study....Pages 175-195
Front Matter....Pages 197-197
Design and Analysis of NoCs for Low-Power 2D and 3D SoCs....Pages 199-222
CMOS Nanophotonics: Technology, System Implications, and a CMP Case Study....Pages 223-254
RF-Interconnect for Future Network-On-Chip....Pages 255-280
Back Matter....Pages 281-287