Low Power Interconnect Design

این کتاب راه‌حل‌های عملی برای تأخیر و کاهش توان برای اتصالات داخلی و اتوبوس‌های روی تراشه ارائه می‌کند. این یک توصیف عمیق از مشکل تاخیر سیگنال و مصرف انرژی اضافی، راه حل های ممکن برای تاخیر و رفع اشکال است، در حالی که کاهش توان کل سیستم را در نظر می گیرد. پوشش روی استفاده از Schmitt Trigger به عنوان یک رویکرد جایگزین برای درج بافر برای تاخیر و کاهش توان در اتصالات VLSI تمرکز دارد. در بخش آخر کتاب، تکنیک‌های مختلف کدگذاری گذرگاه برای به حداقل رساندن تاخیر و توان در گذرگاه‌های آدرس و داده مورد بحث قرار گرفته است.

This book provides practical solutions for delay and power reduction for on-chip interconnects and buses. It provides an in depth description of the problem of signal delay and extra power consumption, possible solutions for delay and glitch removal, while considering the power reduction of the total system. Coverage focuses on use of the Schmitt Trigger as an alternative approach to buffer insertion for delay and power reduction in VLSI interconnects. In the last section of the book, various bus coding techniques are discussed to minimize delay and power in address and data buses.