Low-Power High-Resolution Analog to Digital Converters: Design, Test and Calibration

با پیشرفت سریع فناوری ساخت CMOS، توابع پردازش سیگنال بیشتر و بیشتری در حوزه دیجیتال برای هزینه کمتر، مصرف انرژی کمتر، بازده بیشتر و پیکربندی مجدد بیشتر پیاده‌سازی می‌شوند. این امر اخیراً تقاضای زیادی برای مبدل‌های A/D کم مصرف و ولتاژ پایین ایجاد کرده است که می‌توانند در یک فناوری CMOS زیر میکرونی عمیق و اصلی استفاده شوند. با این حال، اختلاف بین طول موج لیتوگرافی و اندازه ویژگی مدار در حال افزایش است. ولتاژ کمتر منبع تغذیه به طور قابل توجهی حاشیه نویز را کاهش می دهد و تغییرات در پارامترهای فرآیند، دستگاه و طراحی را افزایش می دهد. در نتیجه، کنترل فرآیند ساخت با دقت کافی برای حفظ یکنواختی به طور پیوسته دشوارتر است. تصادفی بودن ذاتی مواد مورد استفاده در ساخت در مقیاس‌های نانوسکوپی به این معنی است که عملکرد نه تنها از قالب تا قالب بلکه در هر قالب فردی به طور فزاینده‌ای متغیر خواهد بود. تنوع پارامتری با تخریب در مدارهای مجتمع در مقیاس نانو که منجر به ناپایداری پارامترها در طول زمان می شود، ترکیب می شود و در نهایت منجر به ایجاد خطا می شود. تنوع فرآیند را نمی توان با بهبود تحمل های تولید حل کرد. تغییرپذیری باید توسط فناوری جدید دستگاه کاهش یابد یا با طراحی مدیریت شود تا مقیاس پذیری ادامه یابد. به طور مشابه، تغییرات عملکرد درون قالب نیز چالش‌های جدیدی را برای روش‌های آزمایش تحمیل می‌کند.

در تلاشی برای رسیدگی به این مسائل، مبدل‌های آنالوگ به دیجیتال با وضوح بالا کم توان به طور خاص تمرکز بر موارد زیر پتانسیل آزمایش و اشکال زدایی را برای تشخیص پویا خطاها، جداسازی و محدود کردن خطاها و بازیابی مداوم خطاها افزایش دهید. امکان‌سنجی روش‌های توصیف‌شده با اندازه‌گیری‌های نمونه‌های اولیه سیلیکونی ساخته شده در فناوری استاندارد CMOS 180 نانومتری، 90 نانومتری و 65 نانومتری تأیید شده است.

With the fast advancement of CMOS fabrication technology, more and more signal-processing functions are implemented in the digital domain for a lower cost, lower power consumption, higher yield, and higher re-configurability. This has recently generated a great demand for low-power, low-voltage A/D converters that can be realized in a mainstream deep-submicron CMOS technology. However, the discrepancies between lithography wavelengths and circuit feature sizes are increasing. Lower power supply voltages significantly reduce noise margins and increase variations in process, device and design parameters. Consequently, it is steadily more difficult to control the fabrication process precisely enough to maintain uniformity. The inherent randomness of materials used in fabrication at nanoscopic scales means that performance will be increasingly variable, not only from die-to-die but also within each individual die. Parametric variability will be compounded by degradation in nanoscale integrated circuits resulting in instability of parameters over time, eventually leading to the development of faults. Process variation cannot be solved by improving manufacturing tolerances; variability must be reduced by new device technology or managed by design in order for scaling to continue. Similarly, within-die performance variation also imposes new challenges for test methods.

In an attempt to address these issues, Low-Power High-Resolution Analog-to-Digital Converters specifically focus on: i) improving the power efficiency for the high-speed, and low spurious spectral A/D conversion performance by exploring the potential of low-voltage analog design and calibration techniques, respectively, and ii) development of circuit techniques and algorithms to enhance testing and debugging potential to detect errors dynamically, to isolate and confine faults, and to recover errors continuously. The feasibility of the described methods has been verified by measurements from the silicon prototypes fabricated in standard 180nm, 90nm and 65nm CMOS technology.