Loop Tiling for Parallelism

ویرایش: 1 
نویسندگان: Jingling Xue (auth.)  
سری: The Springer International Series in Engineering and Computer Science 575 
ISBN (شابک) : 9781461369486, 9781461543374 
ناشر: Springer US 
سال نشر: 2000 
تعداد صفحات: 265 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 20 مگابایت 

قیمت کتاب (تومان) : 43,000



کاشی کاری حلقه، به عنوان یکی از مهم ترین بهینه سازی های کامپایلر، هم برای ماشین های موازی و هم برای تک پردازنده های دارای سلسله مراتب حافظه مفید است. این کتاب به بررسی استفاده از کاشی کاری حلقه برای کاهش هزینه ارتباط و بهبود موازی سازی برای ماشین های حافظه توزیع شده می پردازد. نویسنده مبانی ریاضی را ارائه می‌کند، تغییرپذیری حلقه را در چارچوب تبدیل‌های حلقه غیرمنفرد بررسی می‌کند، ماشین‌آلات لازم مورد نیاز را مورد بحث قرار می‌دهد، و نتایج پیشرفته‌ای را برای یافتن انتخاب‌های کاشی کاری با حداقل زمان و ارتباط ارائه می‌کند. در سراسر کتاب، قضایا و الگوریتم ها با مثال ها و نمودارهای متعدد به تصویر کشیده شده اند. تکنیک‌های ارائه‌شده در کاشی‌کاری حلقه‌ای برای موازی‌سازی می‌توانند برای کار برای مجموعه‌ای از ایستگاه‌های کاری تطبیق داده شوند، و همچنین مستقیماً برای ماشین‌های دارای حافظه مشترک پس از مدل‌سازی ماشین‌ها به عنوان ماشین‌های BSP (Bulk Synchronous Parallel) قابل استفاده هستند.
ویژگی ها و موضوعات کلیدی:

• بررسی دقیق پایه های ریاضی، از جمله چند وجهی محدب و مخروط ها.
• درمان خودکفایی تبدیل‌های حلقه غیرتکین، تولید کد و تغییرپذیری حلقه کامل.
• لانه های حلقه کاشی کاری توسط مستطیل ها و متوازی الاضلاع، از جمله تعریف ریاضی آنها، تجزیه و تحلیل وابستگی، تست قانونی و تولید کد.
• مجموعه کاملی از تکنیک‌ها برای تولید کد SPMD برای لانه حلقه‌ای کاشی‌شده.
• نتایج به روز در مورد انتخاب اندازه و شکل کاشی برای کاهش ارتباطات و بهبود موازی سازی.
• مراجع انتهای فصل برای مطالعه بیشتر.

محققان و متخصصان درگیر در بهینه‌سازی کامپایلرها و دانشجویان در مطالعات پیشرفته معماری کامپیوتر، این را یک کار مرجع واضح و خوب با ارجاع‌های متعدد به منابع اصلی می‌دانند.

Loop tiling, as one of the most important compiler optimizations, is beneficial for both parallel machines and uniprocessors with a memory hierarchy. This book explores the use of loop tiling for reducing communication cost and improving parallelism for distributed memory machines. The author provides mathematical foundations, investigates loop permutability in the framework of nonsingular loop transformations, discusses the necessary machineries required, and presents state-of-the-art results for finding communication- and time-minimal tiling choices. Throughout the book, theorems and algorithms are illustrated with numerous examples and diagrams. The techniques presented in Loop Tiling for Parallelism can be adapted to work for a cluster of workstations, and are also directly applicable to shared-memory machines once the machines are modeled as BSP (Bulk Synchronous Parallel) machines.
Features and key topics:

• Detailed review of the mathematical foundations, including convex polyhedra and cones;
• Self-contained treatment of nonsingular loop transformations, code generation, and full loop permutability;
• Tiling loop nests by rectangles and parallelepipeds, including their mathematical definition, dependence analysis, legality test, and code generation;
• A complete suite of techniques for generating SPMD code for a tiled loop nest;
• Up-to-date results on tile size and shape selection for reducing communication and improving parallelism;
• End-of-chapter references for further reading.

Researchers and practitioners involved in optimizing compilers and students in advanced computer architecture studies will find this a lucid and well-presented reference work with numerous citations to original sources.

Front Matter....Pages i-xix
Front Matter....Pages 1-1
Mathematical Background....Pages 3-33
Nonsingular Transformations and Permutability....Pages 35-69
Front Matter....Pages 71-71
Rectangular Tiling....Pages 73-99
Parallelepiped Tiling....Pages 101-120
Front Matter....Pages 121-121
SPMD Code Generation....Pages 123-168
Communication-Minimal Tiling....Pages 169-197
Time-Minimal Tiling....Pages 199-246
Back Matter....Pages 247-256