Logic Synthesis for Low Power VLSI Designs

سنتز منطقی برای طرح‌های کم مصرف VLSI یک درمان سیستماتیک و جامع از مدل‌سازی و بهینه‌سازی توان در سطح منطقی ارائه می‌کند. به طور دقیق تر، این کتاب ارائه مفصلی از روش ها، الگوریتم ها و ابزارهای CAD برای مدل سازی توان، تخمین و تجزیه و تحلیل، سنتز و بهینه سازی در سطح منطقی است. سنتز منطقی برای طرح‌های کم مصرف VLSI حاوی توضیحات مفصلی از تبدیل‌ها و بهینه‌سازی‌های منطقی وابسته به فناوری، تجزیه و نگاشت فناوری، و تکنیک‌های بهینه‌سازی ساختاری پس از نقشه‌برداری برای توان کم است. همچنین بر تکنیک‌های مبادله برای مدارهای منطقی دو سطحی و چند سطحی که شامل اتلاف توان و سرعت مدار است تأکید می‌کند، به این امید که خوانندگان بتوانند مسائل و راه‌های دستیابی به هدف اتلاف توان خود را در حین رعایت محدودیت‌های زمان‌بندی بهتر درک کنند. .
ترکیب منطقی برای طرح‌های کم مصرف VLSI برای مهندسین طراحی VLSI، متخصصان CAD و دانشجویانی که دانش پایه‌ای از طراحی دیجیتال CMOS و سنتز منطق دارند، نوشته شده است.

Logic Synthesis for Low Power VLSI Designs presents a systematic and comprehensive treatment of power modeling and optimization at the logic level. More precisely, this book provides a detailed presentation of methodologies, algorithms and CAD tools for power modeling, estimation and analysis, synthesis and optimization at the logic level. Logic Synthesis for Low Power VLSI Designs contains detailed descriptions of technology-dependent logic transformations and optimizations, technology decomposition and mapping, and post-mapping structural optimization techniques for low power. It also emphasizes the trade-off techniques for two-level and multi-level logic circuits that involve power dissipation and circuit speed, in the hope that the readers can better understand the issues and ways of achieving their power dissipation goal while meeting the timing constraints.
Logic Synthesis for Low Power VLSI Designs is written for VLSI design engineers, CAD professionals, and students who have had a basic knowledge of CMOS digital design and logic synthesis.