ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Logic Synthesis and Verification Algorithms

دانلود کتاب سنتز منطق و الگوریتم های تایید

Logic Synthesis and Verification Algorithms

مشخصات کتاب

Logic Synthesis and Verification Algorithms

ویرایش:  
نویسندگان: ,   
سری:  
ISBN (شابک) : 0792397460, 9780792397465 
ناشر: Springer 
سال نشر: 1996 
تعداد صفحات: 568 
زبان: English 
فرمت فایل : DJVU (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 5 مگابایت 

قیمت کتاب (تومان) : 48,000



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 17


در صورت تبدیل فایل کتاب Logic Synthesis and Verification Algorithms به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب سنتز منطق و الگوریتم های تایید نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب سنتز منطق و الگوریتم های تایید

منطق سنتز و الگوریتم‌های تأیید یک کتاب درسی است که برای دوره‌های سنتز و تأیید منطق VLSI، اتوماسیون طراحی، CAD و ریاضیات گسسته سطح پیشرفته طراحی شده است. همچنین به عنوان یک کار مرجع اساسی در اتوماسیون طراحی هم برای حرفه ای ها و هم برای دانش آموزان عمل می کند. الگوریتم‌های سنتز و تأیید منطق در مورد زیربنای نظری VLSI (مدارهای مجتمع در مقیاس بسیار بزرگ) است. این تحولات مدرن در سنتز منطق و تأیید رسمی را با موضوع سنتی تر سوئیچینگ و نظریه اتوماتای ​​محدود ترکیب و ادغام می کند. این کتاب همچنین مطالبی را در زمینه جبر بولی و ریاضیات گسسته ارائه می دهد. ویژگی منحصر به فرد این متن مجموعه بزرگی از مسائل حل شده است. در سرتاسر متن، الگوریتم‌های تحت پوشش موضوع یک یا چند مشکل بر اساس استفاده از برنامه‌های سنتز موجود هستند.


توضیحاتی درمورد کتاب به خارجی

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. It also serves as a basic reference work in design automation for both professionals and students. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits). It combines and integrates modern developments in logic synthesis and formal verification with the more traditional matter of Switching and Finite Automata Theory. The book also provides background material on Boolean algebra and discrete mathematics. A unique feature of this text is the large collection of solved problems. Throughout the text the algorithms covered are the subject of one or more problems based on the use of available synthesis programs.



فهرست مطالب

Introduction....Pages 5-45
A Quick Tour of Logic Synthesis with the Help of a Simple Example....Pages 47-76
Boolean Algebras....Pages 77-126
Synthesis of Two-Level Circuits....Pages 127-183
Heuristic Minimization of Two-level Circuits....Pages 185-218
Binary Decision Diagrams (BDDs)....Pages 219-254
Models of Sequential Systems....Pages 255-324
Synthesis and Verification of Finite State Machines....Pages 325-368
Finite Automata....Pages 369-403
Multi-Level Logic Synthesis....Pages 409-453
Multi-Level Minimization....Pages 455-474
Automatic Test Generation for Combinational Circuits....Pages 475-503
Technology Mapping....Pages 505-521




نظرات کاربران