Layout Optimization in VLSI Design

مقدمه مقیاس‌گذاری نمایی اندازه ویژگی‌ها در فناوری‌های نیمه‌رسانا اثرات جانبی بر بهینه‌سازی چیدمان دارد، مربوط به اثراتی مانند تأخیر در اتصال، نویز و تداخل، یکپارچگی سیگنال، اثرات انگلی، و اتلاف توان، که مفروضات ایجاد شده را باطل می‌کند. اساس روش ها و ابزارهای طراحی قبلی است. این کتاب در نظر گرفته شده است تا مهم‌ترین، معاصر و پیشرفته‌ترین مسائل بهینه‌سازی طرح‌بندی را که با ظهور فناوری‌های زیر میکرون بسیار عمیق در پردازش نیمه‌رسانا پدیدار شده‌اند، نمونه‌برداری کند. ما امیدواریم که افراد بیشتری را برای انجام تحقیقاتی که منجر به پیشرفت در طراحی و توسعه الگوریتم‌ها و ابزارهای طراحی کارآمدتر، مؤثرتر و ظریف‌تر می‌شود، تحریک کند. سازماندهی کتاب کتاب به شرح زیر تنظیم شده است. یک الگوریتم بازپخت شبیه‌سازی شده چند مرحله‌ای که برنامه‌ریزی کف و برنامه‌ریزی اتصال را ادغام می‌کند در فصل 1 ارائه شده است. برای کاهش زمان اجرا، رویکردهای برنامه‌ریزی اتصال مختلف در محدوده‌های مختلف دما اعمال می‌شود. فصل 2 یک روش طراحی جدید را معرفی می کند - روش طراحی مبتنی بر اتصال و محور آن، برنامه ریزی به هم پیوسته، که شامل تولید سلسله مراتب فیزیکی، برنامه ریزی کف با برنامه ریزی به هم پیوستگی، و برنامه ریزی معماری به هم پیوسته است. فصل 3 یک ابزار قرار دادن مبتنی بر کمینه‌سازی شبکه، Dragon را بررسی می‌کند که آخرین تکنیک‌های پارتیشن‌بندی و قرار دادن را ادغام می‌کند.

Introduction The exponential scaling of feature sizes in semiconductor technologies has side-effects on layout optimization, related to effects such as inter­ connect delay, noise and crosstalk, signal integrity, parasitics effects, and power dissipation, that invalidate the assumptions that form the basis of previous design methodologies and tools. This book is intended to sample the most important, contemporary, and advanced layout opti­ mization problems emerging with the advent of very deep submicron technologies in semiconductor processing. We hope that it will stimulate more people to perform research that leads to advances in the design and development of more efficient, effective, and elegant algorithms and design tools. Organization of the Book The book is organized as follows. A multi-stage simulated annealing algorithm that integrates floorplanning and interconnect planning is pre­ sented in Chapter 1. To reduce the run time, different interconnect plan­ ning approaches are applied in different ranges of temperatures. Chapter 2 introduces a new design methodology - the interconnect-centric design methodology and its centerpiece, interconnect planning, which consists of physical hierarchy generation, floorplanning with interconnect planning, and interconnect architecture planning. Chapter 3 investigates a net-cut minimization based placement tool, Dragon, which integrates the state of the art partitioning and placement techniques.