دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Interconnect-Centric Design for Advanced SOC and NOC
دانلود کتاب طراحی اتصال محور برای SOC و NOC پیشرفته
مشخصات کتاب
Interconnect-Centric Design for Advanced SOC and NOC
ویرایش: 1 نویسندگان: Jari Nurmi, H. Tenhunen, J. Isoaho, A. Jantsch سری: ISBN (شابک) : 1402078358, 9781402078361 ناشر: Springer سال نشر: 2004 تعداد صفحات: 446 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 8 مگابایت
قیمت کتاب (تومان) : 54,000
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
در صورت تبدیل فایل کتاب Interconnect-Centric Design for Advanced SOC and NOC به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی اتصال محور برای SOC و NOC پیشرفته نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی اتصال محور برای SOC و NOC پیشرفته
در طراحی Interconnect-centric for Advanced SoC و NoC، سعی شده است درک جامعی در مورد ویژگی های اتصال درون تراشه، متدولوژی های طراحی، نماهای لایه ای در سطوح مختلف انتزاع و در نهایت در مورد اعمال طراحی interconnect-centric در سیستم روی تراشه ایجاد کنیم. طرح. به طور سنتی، طراحی ارتباطات روی تراشه با استفاده از رویکردهای موقت و غیررسمی انجام می‌شود که قادر به پاسخگویی به برخی از چالش‌های ناشی از طراحی‌های نسل بعدی SOC مانند عملکرد و توان، توان و انرژی، قابلیت اطمینان، پیش‌بینی‌پذیری، هماهنگ‌سازی، و مدیریت همزمانی برای پرداختن به این چالش‌ها، نگاهی جهانی به مشکل ارتباط و تجزیه آن در امتداد خطوطی که آن را قابل حمل‌تر می‌کند، بسیار مهم است. ما معتقدیم که یک رویکرد لایه‌ای مشابه آنچه که توسط جامعه شبکه‌های ارتباطی تعریف شده است نیز باید برای طراحی ارتباطات روی تراشه استفاده شود. مسائل طراحی بر روی لایه فیزیکی و مدار، لایه منطق و معماری و از دیدگاه روش‌شناسی و ابزار طراحی سیستم انجام می‌شود. مدل‌سازی و اصلاح رسمی ارتباطات برای پل زدن لایه‌های ارتباطی استفاده می‌شود، و مدل‌سازی شبکه‌محور شبکه‌های روی تراشه چند پردازنده و طراحی مبتنی بر سوکت در خدمت توسعه پلتفرم‌هایی برای یکپارچه‌سازی SoC و NoC خواهد بود. طراحی اتصال محور برای SoC پیشرفته و NoC با دو مثال کاربردی به پایان می‌رسد: اتصال و سازماندهی حافظه در SoCها برای ست‌اپ باکس‌ها و تلویزیون پیشرفته، و یک مطالعه موردی در طراحی پلت فرم NoC برای کاربردهای عمومی‌تر.
توضیحاتی درمورد کتاب به خارجی
In Interconnect-centric Design for Advanced SoC and NoC, we have tried to create a comprehensive understanding about on-chip interconnect characteristics, design methodologies, layered views on different abstraction levels and finally about applying the interconnect-centric design in system-on-chip design. Traditionally, on-chip communication design has been done using rather ad-hoc and informal approaches that fail to meet some of the challenges posed by next-generation SOC designs, such as performance and throughput, power and energy, reliability, predictability, synchronization, and management of concurrency. To address these challenges, it is critical to take a global view of the communication problem, and decompose it along lines that make it more tractable. We believe that a layered approach similar to that defined by the communication networks community should also be used for on-chip communication design. The design issues are handled on physical and circuit layer, logic and architecture layer, and from system design methodology and tools point of view. Formal communication modeling and refinement is used to bridge the communication layers, and network-centric modeling of multiprocessor on-chip networks and socket-based design will serve the development of platforms for SoC and NoC integration. Interconnect-centric Design for Advanced SoC and NoC is concluded by two application examples: interconnect and memory organization in SoCs for advanced set-top boxes and TV, and a case study in NoC platform design for more generic applications.
فهرست مطالب
Front Matter....Pages 1-1
System-on-Chip-Challenges in the Deep-Sub-Micron Era....Pages 3-24
Wires as Interconnects....Pages 25-54
Global Interconnect Analysis....Pages 55-84
Design Methodologies for on-Chip Inductive Interconnect....Pages 85-124
Clock Distribution for High Performance Designs....Pages 125-152
Front Matter....Pages 153-153
Error-Tolerant Interconnect Schemes....Pages 155-176
Power Reduction Coding for Buses....Pages 177-205
Bus Structures in Network-on-Chips....Pages 207-230
From Buses to Networks....Pages 231-251
Arbitration and Routing Schemes for on-Chip Packet Networks....Pages 253-282
Front Matter....Pages 283-283
Self-Timed Approach for Noise Reduction in NoC Reduction in NoC....Pages 285-313
Formal Communication Modeling and Refinement....Pages 315-340
Network-Centric System-Level Model for Multiprocessor Soc Simulation....Pages 341-365
Socket-Based Design Using Decoupled Interconnects....Pages 367-396
Front Matter....Pages 397-397
Interconnect and Memory Organization in SOCs for Advanced Set-Top Boxes and TV....Pages 399-423
A Brunch from the Coffee Table-Case Study in NoC Platform Design....Pages 425-453
