دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Sid-Ahmed-Ali Touati (auth.), Gyungho Lee, Pen-Chung Yew (eds.) سری: The Springer International Series in Engineering and Computer Science 613 ISBN (شابک) : 9781441948960, 9781475733372 ناشر: Springer US سال نشر: 2001 تعداد صفحات: 148 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 4 مگابایت
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
کلمات کلیدی مربوط به کتاب تعامل بین کامپایلرها و معماری کامپیوتر: معماری پردازنده، سیستم های کامپیوتری سازمان و شبکه های ارتباطی، علوم کامپیوتر، عمومی، مهندسی نرم افزار/برنامه نویسی و سیستم عامل، زبان های برنامه نویسی، کامپایلر، مترجمین
در صورت تبدیل فایل کتاب Interaction between Compilers and Computer Architectures به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب تعامل بین کامپایلرها و معماری کامپیوتر نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
کامپایلرهای موثر امکان اجرای کارآمدتر برنامه های کاربردی را
برای یک معماری کامپیوتری معین فراهم می کنند، در حالی که ویژگی
های معماری به خوبی درک شده می توانند از تکنیک های بهینه سازی
کامپایلر موثرتر پشتیبانی کنند. یک استراتژی خوب فکر شده مبادله
بین کامپایلرها و معماری کامپیوتر، کلید طراحی موفق سیستم های
کامپیوتری بسیار کارآمد و موثر است. از میکروکنترلرهای
تعبیهشده تا سیستمهای چند پردازندهای در مقیاس بزرگ، درک
تعامل بین کامپایلرها و معماریهای رایانه مهم است.
هدف کارگاه سالانه تعامل بین کامپایلرها و معماری کامپیوتر
(INTERACT) ترویج ایده های جدید و ارائه پیشرفت های اخیر در
تکنیک های کامپایلر و معماری کامپیوتر است که توانایی ها و
عملکرد یکدیگر را افزایش می دهد. تعامل بین کامپایلرها و
معماری های کامپیوتری یک جلد به روز شده و اصلاح شده متشکل
از هفت مقاله است که در اصل در پنجمین کارگاه تعامل بین
کامپایلرها و معماری کامپیوتر (INTERACT-5) ارائه شده است، که
در ارتباط با IEEE برگزار شد. HPCA-7 در مونتری، مکزیک در سال
2001. این جلد به بررسی تحولات و ایده های اخیر برای ادغام بهتر
تعامل بین کامپایلرها و معماری کامپیوتر در طراحی پردازنده های
مدرن و سیستم های کامپیوتری می پردازد.
تعامل بین کامپایلرها و معماری کامپیوتر به عنوان متن
ثانویه برای دوره های تحصیلات تکمیلی و به عنوان مرجعی برای
محققان و دست اندرکاران صنعت مناسب است.
Effective compilers allow for a more efficient execution of
application programs for a given computer architecture, while
well-conceived architectural features can support more
effective compiler optimization techniques. A well
thought-out strategy of trade-offs between compilers and
computer architectures is the key to the successful designing
of highly efficient and effective computer systems. From
embedded micro-controllers to large-scale multiprocessor
systems, it is important to understand the interaction
between compilers and computer architectures.
The goal of the Annual Workshop on Interaction between
Compilers and Computer Architectures (INTERACT) is to promote
new ideas and to present recent developments in compiler
techniques and computer architectures that enhance each
other's capabilities and performance. Interaction Between
Compilers and Computer Architectures is an updated and
revised volume consisting of seven papers originally
presented at the Fifth Workshop on Interaction between
Compilers and Computer Architectures (INTERACT-5), which was
held in conjunction with the IEEE HPCA-7 in Monterrey, Mexico
in 2001. This volume explores recent developments and ideas
for better integration of the interaction between compilers
and computer architectures in designing modern processors and
computer systems.
Interaction Between Compilers and Computer
Architectures is suitable as a secondary text for a
graduate level course, and as a reference for researchers and
practitioners in industry.
Front Matter....Pages i-xi
Equimax: A New Formulation of Optimal Register-Sensitive Scheduling for ILP Processors....Pages 1-19
An Efficient Semi-Hierarchical Array Layout....Pages 21-43
Impact of Tile-Size Selection for Skewed Tiling....Pages 45-68
Improving Software Pipelining by Hiding Memory Latency with Combined Loads and Prefetches....Pages 69-87
Register Allocation for Embedded System in the Presence of Java Exception....Pages 89-100
Is Compiling for Performance — Compiling for Power?....Pages 101-115
A Technology-Scalable Architecture for Fast Clocks and High ILP....Pages 117-139
Back Matter....Pages 141-143