دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Pradeep Lall (Author), Michael G. Pecht (Author), Edward B. Hakim (Author) سری: ISBN (شابک) : 9780849394508, 9780429600074 ناشر: CRC Press سال نشر: 1997 تعداد صفحات: 327 زبان: فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 102 مگابایت
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
در صورت تبدیل فایل کتاب Influence of Temperature on Microelectronics and System Reliability-A Physics of Failure Approach به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب تأثیر دما بر میکروالکترونیک و قابلیت اطمینان سیستم - رویکرد فیزیک شکست نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب سطح درک معیارهای طراحی حرارتی را بالا می برد. این دانش کافی را برای تیم طراحی فراهم می کند تا به آنها کمک کند تا مبادلات معماری دستگاه و تأثیرات دمای عملیاتی را ارزیابی کنند. نویسنده مبنای علمی معتبری را برای عملکرد سیستم در دمای حالت پایدار واقعی بدون جریمه قابلیت اطمینان در اختیار خوانندگان قرار می دهد. عملکرد دمای بالاتر از آنچه معمولاً توصیه می شود نشان داده شده است که در تولید برای هزینه های چرخه عمر مقرون به صرفه است.
فرض می شود بسته میکروالکترونیکی در نظر گرفته شده در کتاب شامل یک دستگاه نیمه هادی با اتصالات سطح اول است که ممکن است پیوندهای سیمی، فلیپ تراشه، یا باندهای خودکار نواری. مرگ ضمیمه; لایه؛ چسباندن بستر؛ مورد؛ درب مهر و موم درب؛ و مهر سرب اثرات دما بر پارامترهای الکتریکی دستگاههای دوقطبی و ماسفت مورد بحث قرار میگیرد و مدلهایی که اثرات دما را روی عناصر بسته تعیین میکنند، شناسایی میشوند. مدلهای مربوط به دما برای استخراج معیارهای درجهبندی برای تعیین حداکثر و حداقل تنشهای دمایی مجاز برای یک معماری بسته میکروالکترونیکی معین استفاده شدهاند.
فصل اول مشکلات برخی از استراتژیهای مدلسازی فعلی را بیان میکند. دو فصل بعدی مکانیسمهای خرابی دستگاه میکروالکترونیک را از نظر وابستگی به دمای حالت پایدار، چرخه دما، گرادیان دما و نرخ تغییر دما در سطح تراشه و بسته ارائه میکنند. مدلهای مبتنی بر فیزیک از شکست که برای توصیف این مکانیسمهای شکست استفاده میشوند، شناسایی شدهاند و تغییرات در وابستگی دمایی هر یک از مکانیسمهای شکست مشخص میشوند. فصل 4 و 5 اثرات دما بر ویژگی های عملکرد MOS و دستگاه های دوقطبی را شرح می دهد. فصل 6 استفاده از صفحه نمایش استرس با دمای بالا، از جمله سوختن، برای کاربردهای با قابلیت اطمینان بالا را مورد بحث قرار می دهد. شرایط سوختگی مورد استفاده توسط برخی از تولیدکنندگان مورد بررسی قرار گرفته و یک رویکرد فیزیک از شکست توضیح داده شده است.
This book raises the level of understanding of thermal design criteria. It provides the design team with sufficient knowledge to help them evaluate device architecture trade-offs and the effects of operating temperatures. The author provides readers a sound scientific basis for system operation at realistic steady state temperatures without reliability penalties. Higher temperature performance than is commonly recommended is shown to be cost effective in production for life cycle costs.
The microelectronic package considered in the book is assumed to consist of a semiconductor device with first-level interconnects that may be wirebonds, flip-chip, or tape automated bonds; die attach; substrate; substrate attach; case; lid; lid seal; and lead seal. The temperature effects on electrical parameters of both bipolar and MOSFET devices are discussed, and models quantifying the temperature effects on package elements are identified. Temperature-related models have been used to derive derating criteria for determining the maximum and minimum allowable temperature stresses for a given microelectronic package architecture.
The first chapter outlines problems with some of the current modeling strategies. The next two chapters present microelectronic device failure mechanisms in terms of their dependence on steady state temperature, temperature cycle, temperature gradient, and rate of change of temperature at the chip and package level. Physics-of-failure based models used to characterize these failure mechanisms are identified and the variabilities in temperature dependence of each of the failure mechanisms are characterized. Chapters 4 and 5 describe the effects of temperature on the performance characteristics of MOS and bipolar devices. Chapter 6 discusses using high-temperature stress screens, including burn-in, for high-reliability applications. The burn-in conditions used by some manufacturers are examined and a physics-of-failure approach is described. The
Does the Cooling of Electronics Increase Reliability?
Temperature Dependence of Microelectronic Package Failure Mechanisms
Temperature Dependencies of Failure Mechanisms in the Die Metallization
Effect of Hydrogen (H2) and Helium (He) Ambients On Metallization Versus Temperature
Temperature Dependencies of Failure Mechanisms in the Device Oxide
Temperature Dependencies of Failure Mechanisms in the Device
Temperature Dependencies of Failure Mechanisms in the Device Oxide Interface
Temperature Dependence of Microelectronic Package Failure Mechanisms
Temperature Dependencies of Failure Mechanisms in the Die and Die/Substrate Attach
Temperature Dependencies of Failure Mechanisms in First-Level Interconnections
Temperature Dependencies of Failure Mechanisms in the Package Case
Electrical Parameter Variations in Bipolar Devices
Introduction
Temperature Dependence of Bipolar Junction Transistor Parameters
Electrical Parameter Variations in Mosfet Devices
Temperature Dependence of Mosfet Parameters
A Physics-of-Failure Approach to IC Burn-In
Introduction
Burn-In Philosophy
Problems with Present Approach to Burn-In
A Physics-of-Failure Approach to Burn-In
Derating Guidelines for Temperature-Tolerant Design of Microelectronic Devices
Introduction
Problems with the Present Approach to Device Derating
A Physics-of-Failure Approach to Device Derating
Derating for Failure Mechanisms in Die Metallization
Derating Guidelines for Temperature-Tolerant Design of Electronic Packages
Derating for Failure Mechanisms in the Die and Die/Substrate Attach
Derating for Failure Mechanisms in the First-Level Interconnects
Derating for Failure Mechanisms in the Package Case
A Guide for Steady State Temperature Effects