Hot-Carrier Reliability of MOS VLSI Circuits

از آنجایی که پیچیدگی و چگالی تراشه های VLSI با کاهش قوانین طراحی افزایش می یابد، ارزیابی قابلیت اطمینان طولانی مدت مدارهای MOS VLSI به یک مشکل مهم تبدیل می شود. ارزیابی و بهبود قابلیت اطمینان در سطح مدار باید بر اساس تحلیل حالت خرابی و درک اساسی مکانیسم‌های شکست فیزیکی مشاهده شده در مدارهای مجتمع باشد. تخریب ویژگی های ترانزیستور MOS ناشی از حامل گرم یکی از مکانیسم های اصلی است که بر قابلیت اطمینان طولانی مدت مدارهای MOS VLSI تأثیر می گذارد. احتمالاً در تراشه‌های نسل آینده اهمیت بیشتری پیدا می‌کند، زیرا کاهش ابعاد ترانزیستور به سمت پایین بدون مقیاس‌گذاری متناسب ولتاژ عامل این مشکل را تشدید می‌کند. درک کامل مکانیسم‌های فیزیکی که منجر به تخریب ترانزیستورهای MOS مرتبط با حامل داغ می‌شود، پیش‌نیاز برای ارزیابی دقیق قابلیت اطمینان مدار است. همچنین به رسمیت شناخته شده است که نگرانی های مهم قابلیت اطمینان به غیر از صلاحیت قابلیت اطمینان پس از ساخت، باید در اوایل مرحله طراحی به دقت مورد توجه قرار گیرد. بنابراین توسعه و استفاده از ابزارهای شبیه‌سازی قابلیت اطمینان دقیق برای ارزیابی اولیه و بهبود قابلیت اطمینان مدار بسیار مهم است: هنگامی که قابلیت اطمینان بلندمدت مدار از طریق شبیه‌سازی برآورد شد، نتایج را می‌توان با مشخصات یا محدودیت‌های قابلیت اطمینان از پیش تعیین‌شده مقایسه کرد. اگر قابلیت اطمینان پیش‌بینی‌شده الزامات را برآورده نکند، ممکن است اصلاحات طراحی مناسب برای بهبود مقاومت دستگاه‌ها در برابر تخریب انجام شود.

As the complexity and the density of VLSI chips increase with shrinking design rules, the evaluation of long-term reliability of MOS VLSI circuits is becoming an important problem. The assessment and improvement of reliability on the circuit level should be based on both the failure mode analysis and the basic understanding of the physical failure mechanisms observed in integrated circuits. Hot-carrier induced degrada­ tion of MOS transistor characteristics is one of the primary mechanisms affecting the long-term reliability of MOS VLSI circuits. It is likely to become even more important in future generation chips, since the down­ ward scaling of transistor dimensions without proportional scaling of the operating voltage aggravates this problem. A thorough understanding of the physical mechanisms leading to hot-carrier related degradation of MOS transistors is a prerequisite for accurate circuit reliability evaluation. It is also being recognized that important reliability concerns other than the post-manufacture reliability qualification need to be addressed rigorously early in the design phase. The development and use of accurate reliability simulation tools are therefore crucial for early assessment and improvement of circuit reliability : Once the long-term reliability of the circuit is estimated through simulation, the results can be compared with predetermined reliability specifications or limits. If the predicted reliability does not satisfy the requirements, appropriate design modifications may be carried out to improve the resistance of the devices to degradation.