دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1
نویسندگان: Taehyoun Oh. Ramesh Harjani (auth.)
سری: Analog Circuits and Signal Processing
ISBN (شابک) : 9781461449621, 9781461449638
ناشر: Springer-Verlag New York
سال نشر: 2014
تعداد صفحات: 91
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 6 مگابایت
در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد
کلمات کلیدی مربوط به کتاب مدارهای I / O با سرعت بالا چند کانال با کارایی بالا: مدارها و سیستم ها، الکترونیک و میکروالکترونیک، ابزار دقیق، مایکروویو، RF و مهندسی نوری
در صورت تبدیل فایل کتاب High Performance Multi-Channel High-Speed I/O Circuits به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب مدارهای I / O با سرعت بالا چند کانال با کارایی بالا نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب تکنیکهای طراحی را شرح میدهد که میتوان از آنها برای کاهش تداخل در مدارهای ورودی/خروجی با سرعت بالا استفاده کرد. تمرکز این کتاب در توسعه مدارهای مجتمع فشرده و کم توان برای لغو تداخل، کاهش تداخل بین نمادی (ISI) و بهبود نرخ خطای بیت (BER) در سرعتهای بالاتر است. این کتاب یکی از اولین کتاب هایی است که به طور مفصل به بحث در مورد مشکل تداخل و کاهش ISI پرداخته است زیرا نرخ داده بیش از 10 گیگابیت بر ثانیه ادامه دارد. خوانندگان با استفاده از مدارها و تکنیکهای طراحی توصیفشده برای روشهای جدید لغو تداخل با توان کم که به راحتی با معماریهای کاهش ISI کنونی ترکیب میشوند، یاد میگیرند که از صخره عملکرد داده اجتناب کنند.
This book describes design techniques that can be used to mitigate crosstalk in high-speed I/O circuits. The focus of the book is in developing compact and low power integrated circuits for crosstalk cancellation, inter-symbol interference (ISI) mitigation and improved bit error rates (BER) at higher speeds. This book is one of the first to discuss in detail the problem of crosstalk and ISI mitigation encountered as data rates have continued beyond 10Gb/s. Readers will learn to avoid the data performance cliff, with circuits and design techniques described for novel, low power crosstalk cancellation methods that are easily combined with current ISI mitigation architectures.
Front Matter....Pages i-x
Introduction....Pages 1-9
$$2\times 6$$ 2 × 6 Gb/s MIMO Crosstalk Cancellation and Signal Reutilization Scheme in 130 nm CMOS Process....Pages 11-25
$$4 \times 12$$ 4 × 12 Gb/s MIMO Crosstalk Cancellation and Signal Reutilization Receiver in 65 nm CMOS Process....Pages 27-46
Adaptive XTCR, AGC, and Adaptive DFE Loop....Pages 47-67
Research Summary and Contributions....Pages 69-71
Back Matter....Pages 73-89