ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب High Level Synthesis of ASICs under Timing and Synchronization Constraints

دانلود کتاب سنتز سطح بالا ASIC ها تحت محدودیت های زمان بندی و همگام سازی

High Level Synthesis of ASICs under Timing and Synchronization Constraints

مشخصات کتاب

High Level Synthesis of ASICs under Timing and Synchronization Constraints

ویرایش: 1 
نویسندگان: ,   
سری: The Springer International Series in Engineering and Computer Science 177 
ISBN (شابک) : 9781441951298, 9781475721171 
ناشر: Springer US 
سال نشر: 1992 
تعداد صفحات: 301 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 10 مگابایت 

قیمت کتاب (تومان) : 31,000



کلمات کلیدی مربوط به کتاب سنتز سطح بالا ASIC ها تحت محدودیت های زمان بندی و همگام سازی: مدارها و سیستم ها، مهندسی برق، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 6


در صورت تبدیل فایل کتاب High Level Synthesis of ASICs under Timing and Synchronization Constraints به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب سنتز سطح بالا ASIC ها تحت محدودیت های زمان بندی و همگام سازی نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب سنتز سطح بالا ASIC ها تحت محدودیت های زمان بندی و همگام سازی



سنتز مدارهای دیجیتال به کمک رایانه از مشخصات سطح رفتاری، ابزار مؤثری برای مقابله با افزایش پیچیدگی طراحی سخت افزار دیجیتال ارائه می دهد. سنتز سطح بالای ASICتحت محدودیت‌های زمان‌بندی و همگام‌سازی به جنبه‌های نظری و عملی در طراحی یک سیستم سنتز سطح بالا می‌پردازد که توصیف سطح رفتاری سخت‌افزار را به پیاده سازی همزمان در سطح منطق متشکل از گیت های منطقی و ثبات ها.
سنتز سطح بالای ASICها تحت محدودیت‌های زمان‌بندی و همگام‌سازیبه مسائل خاصی در استفاده از تکنیک‌های سنتز سطح بالا در طراحی ASIC می‌پردازد. این مکمل نتایج قبلی به دست آمده در سنتز پردازنده های همه منظوره و سیگنال است، جایی که طراحی مسیر داده از اهمیت بالایی برخوردار است. در مقابل، طرح‌های ASIC اغلب با طرح‌های کنترل پیچیده برای پشتیبانی از ارتباط و هماهنگ‌سازی با محیط مشخص می‌شوند. طراحی ترکیبی واحد کنترل مسیر داده کارآمد سهم عمده این کتاب است.
سه الزام در مدل‌سازی طرح‌های ASIC مهم هستند: همگامی، همگام‌سازی خارجی، و محدودیت‌های زمان‌بندی دقیق. هدف کار پژوهشی. ارائه شده در اینجا برای توسعه یک مدل سخت افزاری است که این الزامات و همچنین الگوریتم های سنتز که بر روی این مدل سخت افزاری کار می کنند را در بر می گیرد.
مشارکت های این کتاب هم به نظریه و هم به اجرای الگوریتم برای سنتز سخت افزار می پردازد.


توضیحاتی درمورد کتاب به خارجی

Computer-aided synthesis of digital circuits from behavioral level specifications offers an effective means to deal with increasing complexity of digital hardware design. High Level Synthesis of ASICsUnder Timing and Synchronization Constraints addresses both theoretical and practical aspects in the design of a high-level synthesis system that transforms a behavioral level description of hardware to a synchronous logic-level implementation consisting of logic gates and registers.
High Level Synthesis of ASICs Under Timing and SynchronizationConstraints addresses specific issues in applying high-level synthesis techniques to the design of ASICs. This complements previous results achieved in synthesis of general-purpose and signal processors, where data-path design is of utmost importance. In contrast, ASIC designs are often characterized by complex control schemes, to support communication and synchronization with the environment. The combined design of efficient data-path control-unit is the major contribution of this book.
Three requirements are important in modeling ASIC designs: concurrency, external synchronization, and detailed timingconstraints. The objective of the research work presented here is to develop a hardware model incorporating these requirements as well as synthesis algorithms that operate on this hardware model.
The contributions of this book address both the theory and the implementation of algorithm for hardware synthesis.



فهرست مطالب

Front Matter....Pages i-xiii
Introduction....Pages 1-17
System Overview....Pages 19-46
Behavioral Transformations....Pages 47-60
Sequencing Graph and Resource Model....Pages 61-81
Design Space Exploration....Pages 83-111
Relative Scheduling....Pages 113-162
Resource Conflict Resolution....Pages 163-181
Relative Control Generation....Pages 183-212
Relative Control Optimization....Pages 213-236
System Implementation....Pages 237-252
Experimental Results....Pages 253-274
Conclusions and Future Work....Pages 275-280
Back Matter....Pages 281-294




نظرات کاربران