Hardware Architectures for Post-Quantum Digital Signature Schemes

این کتاب طراحی، پیاده‌سازی و تحلیل الگوریتم‌های رمزنگاری پس کوانتومی (PQC) مبتنی بر C را برای تولید امضا و تأیید بررسی می‌کند. نویسندگان الگوریتم‌های PQC دور 2 NIST را برای تولید امضا و تأیید امضا از منظر پیاده‌سازی سخت‌افزار، به ویژه با تمرکز بر طراحی مبتنی بر C، معاوضه‌های قدرت عملکرد-منطقه امنیت (PPAS) و جریان‌های طراحی با هدف قرار دادن FPGA و ASIC بررسی می‌کنند. br>

• مجموعه ای جامع از پایه کد c قابل ترکیب و همچنین پیاده سازی های سخت افزاری را برای انواع مختلف الگوریتم های PQC از جمله مبتنی بر شبکه، مبتنی بر کد و مبتنی بر چند متغیره شرح می دهد؛
• سخت افزار را نشان می دهد. (FPGA و ASIC) و بهینه‌سازی‌های سخت‌افزاری-نرم‌افزاری و معاوضه‌های الگوریتم‌های PQC مبتنی بر امضای دور دوم NIST؛
• به طراحان امکان می‌دهد تا پیاده‌سازی‌های سخت‌افزاری بسازند که در برابر انواع کانال‌های جانبی انعطاف‌پذیر باشند.< /li>

This book explores C-based design, implementation, and analysis of post-quantum cryptography (PQC) algorithms for signature generation and verification. The authors investigate NIST round 2 PQC algorithms for signature generation and signature verification from a hardware implementation perspective, especially focusing on C-based design, power-performance-area-security (PPAS) trade-offs and design flows targeting FPGAs and ASICs.

• Describes a comprehensive set of synthesizable c code base as well as the hardware implementations for the different types of PQC algorithms including lattice-based, code-based, and multivariate-based;
• Demonstrates the hardware (FPGA and ASIC) and hardware-software optimizations and trade-offs of the NIST round 2 signature-based PQC algorithms;
• Enables designers to build hardware implementations that are resilient to a variety of side-channels.