دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: نویسندگان: Burg. Andreas, Edri. Noa, Fish. Alexander, Giterman. Robert, Meinerzhagen. Pascal, Teman. Adam سری: ISBN (شابک) : 9783319604022, 9783319604015 ناشر: سال نشر: تعداد صفحات: 151 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 6 مگابایت
کلمات کلیدی مربوط به کتاب DRAM های جاسازی شده Gain-Cell برای سیستم های VLSI کم مصرف روی تراشه: سیستم های کامپیوتری جاسازی شده، سیستم های روی یک تراشه، مدارهای مجتمع -- یکپارچه سازی در مقیاس بسیار بزرگ، کامپیوترها / عمومی
در صورت تبدیل فایل کتاب Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب DRAM های جاسازی شده Gain-Cell برای سیستم های VLSI کم مصرف روی تراشه نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این کتاب در زمینه طراحی DRAM تعبیه شده با سلول افزایشی (GC-eDRAM) برای سیستم های VLSI کم مصرف روی تراشه (SoC) پیشگام است. GC-eDRAM های جدید به طور خاص برای طیف وسیعی از SoC های VLSI کم مصرف، از برنامه های کاربردی بسیار کم مصرف تا برنامه های کاربردی با کارایی بالا، طراحی و بهینه شده اند. پس از بررسی دقیق GC-eDRAMهای پیشین، یک مدل توزیع زمان ماند تحلیلی معرفی و با اندازهگیریهای سیلیکونی تأیید میشود که برای طراحی GC-eDRAM کممصرف کلیدی است. این کتاب سپس مقیاس ولتاژ منبع تغذیه و عملکرد ولتاژ نزدیک آستانه (NTV) یک سلول بهره معمولی (GC) را قبل از ارائه مدار جدید GC و تکنیکهای کمکی برای عملکرد NTV، از جمله درگاه نوشتن دروازه انتقال کامل 3 ترانزیستوری، معکوس بررسی میکند. بایاس بدن (RBB)، و یک تکنیک مشابه برای زمان بندی بهینه تازه سازی. در مرحله بعد، بیتسلهای معمولی GC تحت فناوری تهاجمی و مقیاسگذاری ولتاژ (تا دامنه آستانه فرعی)، قبل از بیتسلهای جدید برای گرههای CMOS با مقیاس تهاجمی و تحمل خطای نرم همانطور که ارائه شد، ارزیابی میشوند، از جمله GC 4 ترانزیستوری با بازخورد داخلی جزئی و 4. ترانزیستور GC با افزونگی داخلی.
This book pioneers the field of gain-cell embedded DRAM (GC-eDRAM) design for low-power VLSI systems-on-chip (SoCs). Novel GC-eDRAMs are specifically designed and optimized for a range of low-power VLSI SoCs, ranging from ultra-low power to power-aware high-performance applications. After a detailed review of prior-art GC-eDRAMs, an analytical retention time distribution model is introduced and validated by silicon measurements, which is key for low-power GC-eDRAM design. The book then investigates supply voltage scaling and near-threshold voltage (NTV) operation of a conventional gain cell (GC), before presenting novel GC circuit and assist techniques for NTV operation, including a 3-transistor full transmission-gate write port, reverse body biasing (RBB), and a replica technique for optimum refresh timing. Next, conventional GC bitcells are evaluated under aggressive technology and voltage scaling (down to the subthreshold domain), before novel bitcells for aggressively scaled CMOS nodes and soft-error tolerance as presented, including a 4-transistor GC with partial internal feedback and a 4-transistor GC with built-in redundancy.
Front Matter....Pages i-ix
Embedded Memories: Introduction....Pages 1-12
Gain-Cell eDRAMs (GC-eDRAMs): Review of Basics and Prior Art....Pages 13-26
Retention Time Modeling: The Key to Low-Power GC-eDRAMs....Pages 27-48
Conventional GC-eDRAMs Scaled to Near-Threshold Voltage (NTV)....Pages 49-59
Novel Bitcells and Assist Techniques for NTV GC-eDRAMs....Pages 61-90
Aggressive Technology and Voltage Scaling (Down to the Subthreshold Domain)....Pages 91-111
Novel Bitcells for Scaled CMOS Nodes and Soft Error Tolerance....Pages 113-134
Conclusions....Pages 135-139
Back Matter....Pages 141-146