Fundamentals of Bias Temperature Instability in MOS Transistors: Characterization Methods, Process and Materials Impact, DC and AC Modeling

هدف این کتاب پوشش جنبه‌های مختلف ناپایداری دمای سوگیری (BTI) است. BTI به عنوان یک نگرانی مهم قابلیت اطمینان برای ترانزیستورها و مدارهای CMOS باقی می ماند. توسعه فناوری انعطاف‌پذیر BTI بر استفاده از روش‌های اندازه‌گیری و تنش بدون مصنوع و مدل‌های مبتنی بر فیزیک مناسب برای تعیین دقیق تخریب در پایان عمر و درک تأثیر فرآیند عایق دروازه بر BTI متکی است. این کتاب تکنیک‌های مختلف مشخص‌سازی فوق سریع را برای اندازه‌گیری‌های BTI بدون مصنوعات بازیابی مورد بحث قرار می‌دهد. همچنین تکنیک‌های مختلف اندازه‌گیری مستقیم را برای دسترسی به تله‌های عایق دروازه از پیش موجود و تازه تولید شده که مسئول BTI هستند، پوشش می‌دهد. این کتاب یک چارچوب فیزیکی سازگار برای NBTI و PBTI به ترتیب برای ماسفت‌های کانال p و n ارائه می‌کند که شامل تولید تله و به دام انداختن است. یک مدل فشرده مبتنی بر فیزیک برای تخمین تخریب اندازه‌گیری‌شده BTI در ماسفت‌های Si مسطح که دارای عایق‌های دروازه‌ای SiON و HKMG متفاوت پردازش شده‌اند، در ماسفت‌های SiGe مسطح و همچنین در Si FinFET‌ها ارائه می‌شود. محتویات همچنین شامل بررسی دقیق وابستگی فرآیند عایق گیت BTI در ماسفت‌های SiON و HKMG با پردازش متفاوت است. سپس این کتاب به بررسی مدل واکنش- انتشار (RD) برای تخمین تولید تله‌های جدید برای تنش DC و AC NBTI و مدل اشغال تله گذرا (TTOM) برای تخمین اشغال بار تله‌های تولید شده و سهم آنها در تخریب BTI می‌پردازد. در نهایت، یک چارچوب مدل‌سازی جامع NBTI شامل مدل RD با قابلیت TTOM و به دام انداختن سوراخ برای پیش‌بینی تکامل زمانی تخریب و بازیابی BTI در طول و بعد از تنش DC برای بایاس‌های مختلف استرس و بازیابی و دما، در طول تنش دلخواه متوالی و چرخه‌های بازیابی و در طول تنش AC در فرکانس و چرخه کار متفاوت محتوای این کتاب باید برای دانشگاهیان و متخصصان مفید باشد.

This book aims to cover different aspects of Bias Temperature Instability (BTI). BTI remains as an important reliability concern for CMOS transistors and circuits. Development of BTI resilient technology relies on utilizing artefact-free stress and measurement methods and suitable physics-based models for accurate determination of degradation at end-of-life and understanding the gate insulator process impact on BTI. This book discusses different ultra-fast characterization techniques for recovery artefact free BTI measurements. It also covers different direct measurements techniques to access pre-existing and newly generated gate insulator traps responsible for BTI. The book provides a consistent physical framework for NBTI and PBTI respectively for p- and n- channel MOSFETs, consisting of trap generation and trapping. A physics-based compact model is presented to estimate measured BTI degradation in planar Si MOSFETs having differently processed SiON and HKMG gate insulators, in planar SiGe MOSFETs and also in Si FinFETs. The contents also include a detailed investigation of the gate insulator process dependence of BTI in differently processed SiON and HKMG MOSFETs. The book then goes on to discuss Reaction-Diffusion (RD) model to estimate generation of new traps for DC and AC NBTI stress and Transient Trap Occupancy Model (TTOM) to estimate charge occupancy of generated traps and their contribution to BTI degradation. Finally, a comprehensive NBTI modeling framework including TTOM enabled RD model and hole trapping to predict time evolution of BTI degradation and recovery during and after DC stress for different stress and recovery biases and temperature, during consecutive arbitrary stress and recovery cycles and during AC stress at different frequency and duty cycle. The contents of this book should prove useful to academia and professionals alike.