FPGA-BASED Hardware Accelerators

این کتاب تعدادی مدار موازی سریع را برای پردازش داده/بردار با استفاده از شتاب‌دهنده‌های سخت‌افزاری مبتنی بر FPGA پیشنهاد و توصیف می‌کند. سه حوزه اصلی پوشش داده شده است: جستجو، مرتب‌سازی و شمارش در شبکه‌های ترکیبی و تکراری. اینها شامل استفاده از ساختارهای سنتی است که بر مقایسه کننده ها/مبادله ها و همچنین شبکه های جایگزین با عناصر اصلی مختلف مانند جمع کننده ها، دروازه های منطقی و جداول جستجو تکیه دارند. تکنیک تکراری مورد بحث در کتاب، استفاده مجدد متوالی از بلوک‌های ترکیبی نسبتاً بزرگ را امکان‌پذیر می‌سازد که بسیاری از عملیات موازی را با تأخیرهای انتشار کوچک اجرا می‌کنند. برای هر نوع شبکه مورد بحث، تمرکز اصلی بر توسعه گام به گام معماری های پیشنهادی از مفاهیم اولیه تا مشخصات زبان توصیف سخت افزار قابل ترکیب است. هر نوع شبکه طی چندین مرحله از جمله مدلسازی عملکرد مورد نظر در نرم افزار، بازیابی و تبدیل خودکار توابع کلیدی، منجر به مشخصات ماژول های سخت افزاری بهینه شده می شود. سپس مشخصات به دست آمده با استفاده از محیط‌های طراحی تجاری و تابلوهای نمونه‌سازی در FPGA سنتز، پیاده‌سازی و آزمایش می‌شوند. روش‌های پیشنهادی را می‌توان در طیف وسیعی از کاربردهای پردازش داده، از جمله مرتب‌سازی سنتی، استخراج حداکثر و حداقل زیرمجموعه از مجموعه داده‌های بزرگ، پردازش داده‌های زمان ارتباط، یافتن آیتم‌های متداول در یک مجموعه، و شمارنده وزن/فاصله همینگ استفاده کرد. / مقایسه کننده ها این کتاب در نظر گرفته شده است که یک ماده پشتیبانی ارزشمند برای دوره های دانشگاهی و مهندسی صنایع باشد که شامل طراحی مدار و سیستم مبتنی بر FPGA است.

This book suggests and describes a number of fast parallel circuits for data/vector processing using FPGA-based hardware accelerators. Three primary areas are covered: searching, sorting, and counting in combinational and iterative networks. These include the application of traditional structures that rely on comparators/swappers as well as alternative networks with a variety of core elements such as adders, logical gates, and look-up tables. The iterative technique discussed in the book enables the sequential reuse of relatively large combinational blocks that execute many parallel operations with small propagation delays. For each type of network discussed, the main focus is on the step-by-step development of the architectures proposed from initial concepts to synthesizable hardware description language specifications. Each type of network is taken through several stages, including modeling the desired functionality in software, the retrieval and automatic conversion of key functions, leading to specifications for optimized hardware modules. The resulting specifications are then synthesized, implemented, and tested in FPGAs using commercial design environments and prototyping boards. The methods proposed can be used in a range of data processing applications, including traditional sorting, the extraction of maximum and minimum subsets from large data sets, communication-time data processing, finding frequently occurring items in a set, and Hamming weight/distance counters/comparators. The book is intended to be a valuable support material for university and industrial engineering courses that involve FPGA-based circuit and system design.