Engineering the CMOS Library: Enhancing Digital Design Kits for Competitive Silicon

به خوانندگان نشان می دهد که چگونه می توانند مزیت رقابتی را در بازار مدارهای مجتمع به دست آورند

این کتاب دیدگاهی کاملا منحصر به فرد در مورد کیت طراحی دیجیتال ارائه می دهد. این به ارزش پنهان در حاشیه ایمنی کتابخانه های سلول استاندارد اشاره می کند و به مهندسان طراح و مدیران نشان می دهد که چگونه از این دانش برای شکست دادن رقبا استفاده کنند.

مهندسی کتابخانه CMOS گام به گام نشان می‌دهد که چگونه کتابخانه سلولی استاندارد ارائه شده توسط ریخته‌گری ساخته شده است و چگونه می‌توان مقدار را از سلول‌های std و ابزارهای EDA موجود استخراج کرد تا محکم‌تر تولید شود. مدارهای مجتمع حاشیه‌دار، کوچک‌تر، سریع‌تر، کم مصرف‌تر و بازدهی بیشتر. تمام جنبه‌های کیت طراحی دیجیتال، از جمله نماهای مختلف کتابخانه‌های سلول STD CMOS به همراه پوشش کتابخانه‌های IO، کامپایلرهای حافظه و بلوک‌های آنالوگ کوچک را بررسی می‌کند. خوانندگان یاد خواهند گرفت:

• چگونه با کتابخانه‌های سلولی STD که بیش از حد طراحی شده‌اند کار کنند تا سودآوری را در عین حفظ ایمنی بهبود بخشند

• چگونه توابعی که معمولاً در کتابخانه‌های سلولی std یافت می‌شوند، طراحی را پوشش می‌دهند. محیط، و نحوه افزودن توابع از دست رفته

• نحوه استفاده از تکنیک مشخصه یابی که توسط فروشندگان برای افزودن خصوصیات بدون نیاز به دریافت آن از فروشنده استفاده می شود

• چگونه استفاده از تکنیک‌های تأیید و اعتبارسنجی برای اطمینان از نماهای توصیفی مناسب و حتی رفع ناسازگاری‌ها در نماهای عرضه‌کننده فروشنده

• نحوه تصحیح تداخل‌های احتمالی ناشی از نسخه‌های متعدد و منابع فروشنده مختلف در هر طراحی مدار مجتمع معین< /li>

کامل با مطالعات موردی در دنیای واقعی، مثال‌ها و پیشنهادات برای تحقیقات بیشتر، مهندسی کتابخانه CMOS به خوانندگان کمک می‌کند تا طراحان زیرک‌تر شوند. محتوا:
فصل 1 مقدمه (صفحات 1-8):
فصل 2 کتابخانه های Stdcell (صفحات 9-38):
فصل 3 کتابخانه های IO (صفحات 39-51):
فصل 4 کامپایلرهای حافظه (صفحات 52-62) ):
فصل 5 سایر توابع (صفحات 63-79):
فصل 6 نماهای فیزیکی (صفحات 80-94):
فصل 7 ادویه (صفحات 95-108):
فصل 8 نماهای زمان بندی (صفحات 109–144):
فصل 9 نماهای قدرت (صفحات 145-159):
فصل 10 نماهای نویز (صفحات 160-169):
فصل 11 نماهای منطقی (صفحات 170-180): < br>نماهای آزمایشی فصل 12 (صفحات 181-192):
فصل 13 سازگاری (صفحات 193-208):
فصل 14 طراحی برای قابلیت ساخت (صفحات 209-225):
فصل 15 اعتبار سنجی (صفحات 226) -236):
فصل 16 بازی با کیت طراحی فیزیکی: معمولاً "در معرض خطر خود" (صفحه های 237-246):
فصل 17 برچسب گذاری و تجدید نظر (صفحات 247-259):
فصل 18 انتشار و پشتیبانی (صفحات 260–275):
فصل 19 سایر موضوعات (صفحات 276–294):
فصل 20 ارتباطات (صفحات 295–304):

Shows readers how to gain the competitive edge in the integrated circuit marketplace

This book offers a wholly unique perspective on the digital design kit. It points to hidden value in the safety margins of standard-cell libraries and shows design engineers and managers how to use this knowledge to beat the competition.

Engineering the CMOS Library reveals step by step how the generic, foundry-provided standard-cell library is built, and how to extract value from existing std-cells and EDA tools in order to produce tighter-margined, smaller, faster, less power-hungry, and more yield-producing integrated circuits. It explores all aspects of the digital design kit, including the different views of CMOS std-cell libraries along with coverage of IO libraries, memory compilers, and small analog blocks. Readers will learn:

• How to work with overdesigned std-cell libraries to improve profitability while maintaining safety

• How functions usually found in std-cell libraries cover the design environment, and how to add any missing functions

• How to harness the characterization technique used by vendors to add characterization without having to get it from the vendor

• How to use verification and validation techniques to ensure proper descriptive views and even fix inconsistencies in vendor release views

• How to correct for possible conflicts arising from multiple versions and different vendor sources in any given integrated circuit design

Complete with real-world case studies, examples, and suggestions for further research, Engineering the CMOS Library will help readers become more astute designers.Content:
Chapter 1 Introduction (pages 1–8):
Chapter 2 Stdcell Libraries (pages 9–38):
Chapter 3 IO Libraries (pages 39–51):
Chapter 4 Memory Compilers (pages 52–62):
Chapter 5 Other Functions (pages 63–79):
Chapter 6 Physical Views (pages 80–94):
Chapter 7 Spice (pages 95–108):
Chapter 8 Timing Views (pages 109–144):
Chapter 9 Power Views (pages 145–159):
Chapter 10 Noise Views (pages 160–169):
Chapter 11 Logical Views (pages 170–180):
Chapter 12 Test Views (pages 181–192):
Chapter 13 Consistency (pages 193–208):
Chapter 14 Design for Manufacturability (pages 209–225):
Chapter 15 Validation (pages 226–236):
Chapter 16 Playing with the Physical Design Kit: Usually “At Your Own Risk” (pages 237–246):
Chapter 17 Tagging and Revisioning (pages 247–259):
Chapter 18 Releasing and Supporting (pages 260–275):
Chapter 19 Other Topics (pages 276–294):
Chapter 20 Communications (pages 295–304):