Embedded Deep Learning: Algorithms, Architectures and Circuits for Always-on Neural Network Processing

این کتاب تکنیک های پیاده سازی الگوریتمی و سخت افزاری را برای فعال کردن یادگیری عمیق تعبیه شده پوشش می دهد. نویسندگان رویکردهای طراحی هم افزایی را در سطوح کاربردی، الگوریتمی، معماری کامپیوتر و مدار توصیف می کنند که به دستیابی به هدف کاهش هزینه محاسباتی الگوریتم های یادگیری عمیق کمک می کند. تاثیر این تکنیک ها در چهار نمونه اولیه سیلیکونی برای یادگیری عمیق تعبیه شده نشان داده شده است.

• نمای کلی گسترده‌ای از مجموعه‌ای از راه‌حل‌های موثر برای شبکه‌های عصبی کارآمد انرژی در دستگاه‌های پوشیدنی با باتری را ارائه می‌دهد؛
  
• درباره بهینه‌سازی شبکه‌های عصبی برای استقرار تعبیه‌شده در همه سطوح بحث می‌کند. سلسله‌مراتب طراحی – برنامه‌ها، الگوریتم‌ها، معماری‌های سخت‌افزاری و مدارها – پشتیبانی شده توسط نمونه‌های اولیه سیلیکون واقعی؛
  
• در مورد نحوه طراحی پردازنده‌های شبکه عصبی کانولوشنال کارآمد، با بهره‌برداری از موازی‌سازی و استفاده مجدد از داده‌ها، عملیات پراکنده توضیح می‌دهد. و محاسبات با دقت پایین؛
  
• از نظریه معرفی شده و مفاهیم طراحی توسط چهار نمونه اولیه سیلیکون واقعی پشتیبانی می کند. اجرای تحقق فیزیکی و عملکردهای به دست آمده به طور مفصل مورد بحث قرار گرفته است تا مفاهیم طراحی چندلایه معرفی شده را نشان داده و برجسته کند.

This book covers algorithmic and hardware implementation techniques to enable embedded deep learning. The authors describe synergetic design approaches on the application-, algorithmic-, computer architecture-, and circuit-level that will help in achieving the goal of reducing the computational cost of deep learning algorithms. The impact of these techniques is displayed in four silicon prototypes for embedded deep learning.

• Gives a wide overview of a series of effective solutions for energy-efficient neural networks on battery constrained wearable devices;
  
• Discusses the optimization of neural networks for embedded deployment on all levels of the design hierarchy – applications, algorithms, hardware architectures, and circuits – supported by real silicon prototypes;
  
• Elaborates on how to design efficient Convolutional Neural Network processors, exploiting parallelism and data-reuse, sparse operations, and low-precision computations;
  
• Supports the introduced theory and design concepts by four real silicon prototypes. The physical realization’s implementation and achieved performances are discussed elaborately to illustrated and highlight the introduced cross-layer design concepts.