Digital VLSI Design with Verilog: A Textbook from Silicon Valley Polytechnic Institute

این کتاب به عنوان یک دوره مطالعه گام به گام در راستای پروژه طراحی مدار مجتمع VLSI طراحی شده است. کل زبان Verilog ارائه شده است، از اصول اولیه گرفته تا همه چیزهایی که برای سنتز کل 70000 ترانزیستور، سریال‌ساز-deserializer تمام دوبلکس، از جمله PLLهای قابل سنتز، لازم است. نویسنده شامل همه چیزهایی است که یک مهندس برای درک عمیق زبان Verilog نیاز دارد: نحو، معنای ترکیبی، شبیه سازی و تست. راه حل های کامل برای 27 آزمایشگاه در فایل های دانلودی همراه کتاب ارائه شده است. برای خوانندگانی که به ابزارهای طراحی الکترونیکی مناسب دسترسی دارند، همه راه حل ها را می توان توسعه، شبیه سازی و سنتز کرد که در کتاب توضیح داده شده است. یک لیست جزئی از موضوعات طراحی شامل پارتیشن بندی طراحی، تجزیه سلسله مراتبی، سبک های کدگذاری ایمن، حاشیه نویسی پشتی، ماژول های بسته بندی، همزمانی، شرایط مسابقه، تأیید مبتنی بر ادعا، همگام سازی ساعت، و طراحی برای آزمایش است. یک ارائه پایانی از موضوعات خاص شامل System Verilog و Verilog-AMS است.

This book is structured as a step-by-step course of study along the lines of a VLSI integrated circuit design project. The entire Verilog language is presented, from the basics to everything necessary for synthesis of an entire 70,000 transistor, full-duplex serializer-deserializer, including synthesizable PLLs. The author includes everything an engineer needs for in-depth understanding of the Verilog language: Syntax, synthesis semantics, simulation and test. Complete solutions for the 27 labs are provided in the downloadable files that accompany the book. For readers with access to appropriate electronic design tools, all solutions can be developed, simulated, and synthesized as described in the book. A partial list of design topics includes design partitioning, hierarchy decomposition, safe coding styles, back annotation, wrapper modules, concurrency, race conditions, assertion-based verification, clock synchronization, and design for test. A concluding presentation of special topics includes System Verilog and Verilog-AMS.