Digital System Test and Testable Design: Using HDL Models and Architectures

تست سیستم دیجیتال و طراحی قابل آزمایش: با استفاده از مدل ها و معماری های HDL نوشته: زین العابدین نوابی این کتاب در مورد تست سیستم دیجیتال و طراحی قابل آزمایش است. مفاهیم تست و آزمایش پذیری همراه با شیوه ها و روش های طراحی دیجیتال مورد بررسی قرار می گیرند. این کتاب از مدل‌های Verilog و تست‌های تست برای پیاده‌سازی و توضیح الگوریتم‌های شبیه‌سازی خطا و تولید تست استفاده می‌کند. استفاده گسترده از Verilog و Verilog PLI برای کاربردهای آزمایشی چیزی است که این کتاب را از سایر کتاب های تست و تست پذیری متمایز می کند. Verilog ابهامات موجود در الگوریتم های تست و معماری های سخت افزاری BIST و DFT را از بین می برد و به وضوح معماری سخت افزار تست پذیری و جلسات تست آن را توصیف می کند. توصیف بسیاری از الگوریتم‌های فشرده‌سازی روی تراشه در Verilog به ارزیابی این الگوریتم‌ها از نظر سربار سخت‌افزار و زمان‌بندی و در نتیجه امکان استفاده از آن‌ها برای طراحی‌های System-on-Chip کمک می‌کند. استفاده گسترده از تست و تکنیک های توسعه میز تست یکی دیگر از ویژگی های منحصر به فرد این کتاب است. استفاده از PLI در توسعه تست‌ها و آزمایش‌کننده‌های مجازی، یک ابزار برنامه‌نویسی قدرتمند را فراهم می‌کند که با سخت‌افزاری که در Verilog توضیح داده شده است، ارتباط برقرار می‌کند. این محیط سخت افزاری / نرم افزاری ترکیبی، شرح برنامه های آزمایشی پیچیده و استراتژی های تست را تسهیل می کند. • طراحی و تست را ترکیب می کند • روش های تست را در Verilog و PLI توصیف می کند که روش ها را قابل درک تر می کند و گیت ها را می توان شبیه سازی کرد. الگوهای تست •تکنیک های DFT، فشرده سازی، رفع فشار و BIST را در Verilog توصیف می کند که درک سخت افزار معماری ها را آسان تر می کند و امکان شبیه سازی و ارزیابی روش های تست پذیری را فراهم می کند • آزمایش کننده های مجازی (میزهای تست Verilog) نقش ATE ها را برای اسکن رانندگی بازی می کنند. تست‌ها و بررسی مدار تحت آزمایش •توضیحات Verilog از طرح‌های اسکن و معماری‌های BIST موجود است که می‌تواند در طراحی‌های واقعی استفاده شود • ابزارهای آزمایشی PLI توسعه‌یافته در متن برای دانلود در دسترس هستند • ویدیوی مقدماتی برای مبانی Verilog، نرم‌افزار توسعه‌یافته درون متنی، و اصول اولیه PLI برای دانلود موجود است • اسلایدهای پاورپوینت برای هر فصل موجود است

Digital System Test and Testable Design: Using HDL Models and Architectures by: Zainalabedin Navabi This book is about digital system test and testable design. The concepts of testing and testability are treated together with digital design practices and methodologies. The book uses Verilog models and testbenches for implementing and explaining fault simulation and test generation algorithms. Extensive use of Verilog and Verilog PLI for test applications is what distinguishes this book from other test and testability books. Verilog eliminates ambiguities in test algorithms and BIST and DFT hardware architectures, and it clearly describes the architecture of the testability hardware and its test sessions. Describing many of the on-chip decompression algorithms in Verilog helps to evaluate these algorithms in terms of hardware overhead and timing, and thus feasibility of using them for System-on-Chip designs. Extensive use of testbenches and testbench development techniques is another unique feature of this book. Using PLI in developing testbenches and virtual testers provides a powerful programming tool, interfaced with hardware described in Verilog. This mixed hardware / software environment facilitates description of complex test programs and test strategies. •Combines design and test •Describes test methods in Verilog and PLI, which makes the methods more understandable and the gates possible to simulate •Simulation of gate models allows fault simulation and test generation, while Verilog testbenches inject faults, evaluate fault coverage and apply new test patterns •Describes DFT, compression, decompression, and BIST techniques in Verilog, which makes the hardware of the architectures easier to understand and allows simulation and evaluation of the testability methods •Virtual testers (Verilog testbenches) play the role of ATEs for driving scan tests and examining the circuit under test •Verilog descriptions of scan designs and BIST architectures are available that can be used in actual designs •PLI test utilities developed in-text are available for download •Introductory Video for Verilog basics, software developed in-text, and PLI basics available for download •Powerpoint slides available for each chapter